合成実行なしのクリティカルパスの推定

クリティカルパスとは、タイミング遅延が最大になる入力と出力との間を組み合わせたパスです。設計内のクリティカルパスを見つけるには、HDL Coder™ を使用します。クリティカルパスのタイミングを設計で達成すべきターゲット周波数に一致させるには、遅延を追加してクリティカルパスを分割します。追加の遅延により、ターゲット FPGA 上のレイテンシとレジスタ使用数は増加します。

クリティカルパスの可能性が最も高いパスを設計内で簡単に特定するには、クリティカルパスの推定を使用します。合成を実行したり、HDL コードを生成したりする必要はありません。クリティカルパスの推定は、クリティカルパスを検出する反復的プロセスを高速化します。必要とするターゲット周波数と設計のタイミングが一致するまでクリティカルパスが最適化されます。

クリティカルパスの推定は、設計反復プロセスを高速化します。クリティカルパスの推定は、HDL ワークフローアドバイザーで [FPGA 合成および分析] を実行して、クリティカルパスに注釈付けすることの代替方法です。

クリティカルパスの推定プロセス

HDL Coder は、ターゲット固有のタイミングデータベースのタイミングデータを使用して静的タイミング解析を実行することにより、推定クリティカルパスを見つけます。関数 genhdltdb を使用して、指定したターゲットデバイスファミリ、ターゲットデバイススピードグレード、およびターゲットツールのタイミングデータベースを生成します。既定では、HDL Coder には、以下のターゲットデバイスのタイミングデータベースがあります。

Altera^® Cyclone V
Intel^® Stratix V
Xilinx^® Artix^®-7、スピードグレード -1
Xilinx Kintex^®-7、スピードグレード -1
Xilinx KintexUltraScale™、スピードグレード -1
Xilinx Virtex^®-4、スピードグレード -10
Xilinx Virtex-7、スピードグレード -1
Xilinx Zynq^®、スピードグレード -1
Xilinx ZynqUltraScale+™、スピードグレード -1

タイミングデータベースを作成するため、HDL Coder では、Simulink^® ブロック、ブロックアーキテクチャおよびこれらのブロックのサブコンポーネントなどの基本的な設計コンポーネントを特定のターゲットデバイスに対して特徴付けます。

コードジェネレーターがモデル設計を解析して、タイミングデータベース内のブロックとサブコンポーネントに分解します。設計がタイミングデータベース内のブロックまたはサブコンポーネントで構成されている場合、コードジェネレーターはタイミングのクリティカルパスをより正確に推定できます。設計がタイミングデータベース以外のコンポーネントを使用する場合は、個別の強調表示スクリプトが生成されて、特徴付けられていないブロックを示します。タイミングデータが設計の一部に対して不完全な場合、推定クリティカルパスが実際のクリティカルパスと一致しない可能性があります。

ターゲットのハードウェアがクリティカルパスの推定でサポートされているいずれかのターゲットデバイスである場合、タイミングの数と推定クリティカルパスの精度はより高くなります。ターゲットのハードウェアがサポートされているデバイスではない場合や、同じデバイスファミリにはない場合でも、クリティカルパスを推定することはできますが、タイミングの数は正確ではなくなる可能性があります。

クリティカルパスの推定の使用

設計のクリティカルパスは、[コンフィギュレーションパラメーター] ダイアログボックスまたはコマンドラインで推定できます。[コンフィギュレーションパラメーター] ダイアログボックスでクリティカルパスを推定するには、以下を行います。

クリティカルパスの推定レポートの生成を有効にします。
1. [アプリ] タブで、[HDL Coder] を選択します。
2. [HDL コード] タブで、[設定] 、 [レポートオプション] を選択し、[高位のタイミングクリティカルパスレポートを生成] を選択します。
モデルの HDL コード生成を無効にします。[HDL コード生成] 、 [グローバル設定] 、 [詳細設定] タブで、[HDL コードを生成] チェックボックスをオフにします。
設計のクリティカルパスを推定するために、完全なコード生成プロセスを実行する必要はありません。HDL コード生成を無効にすると、HDL Coder が生成されたモデルを作成し、クリティカルパスの推定スクリプトを表示するまでの間、プロセスを実行します。コード生成プロセスの大部分の実行が回避されるため、特に大規模なモデルにおいて、クリティカルパスの推定にかかる時間が節約されます。
設計に浮動小数点データ型が含まれている場合、Native Floating Point モードを有効にします。[コンフィギュレーションパラメーター] ダイアログボックスの [HDL コード生成] 、 [浮動小数点] ペインで、[浮動小数点の使用] を選択します。
ターゲットデバイスに対して生成されたタイミングデータベースのパスを設定します。[コンフィギュレーションパラメーター] ダイアログボックスの [HDL コード生成] 、 [レポート] ペインで [高位のタイミングクリティカルパスレポートを生成] パラメーターを選択してから、[参照] をクリックしてターゲットフォルダーを選択することで、生成されたタイミングデータベースのパスを設定します。
既定では、ターゲットフォルダーには、保存されたタイミングデータベースのフォルダーの一部がターゲット構成に基づいて表示されます。[カスタムタイミングデータベースのディレクトリ] ボックスが空であるか、ターゲット構成にタイミングデータベースがない場合、既定では、HDL Coder は Xilinx Virtex-7、スピードグレード -1 のデバイスのタイミングデータベースを使用して、クリティカルパスの推定レポートを生成します。
関数 genhdltdb を使用して、指定したターゲットデバイスファミリ、ターゲットデバイススピードグレード、およびターゲットツールのタイミングデータベースを生成することもできます。
クリティカルパスの推定レポートを生成します。[HDL コード生成] ペインで、[適用] をクリックして、[生成] をクリックします。

HDL Coder は、クリティカルパスの推定レポートを生成し、MATLAB^® コマンドウィンドウに強調表示するスクリプトと強調表示を解除するスクリプトへのリンクを含むメッセージを表示します。

レポートをコマンドラインで生成するには、以下のコードを使用します。クリティカルパスの推定を行う設計に基づき、変数 modelname および dutname を指定します。関数 hdlset_param を使用して、ターゲットデバイスに対して生成されたタイミングデータベースのパスを設定します。クリティカルパスの推定レポートの生成を有効にしているときに、ターゲットデバイスのタイミングデータベースのパスを設定しない場合、HDL Coder は、指定されたターゲットデバイスファミリおよびターゲットデバイススピードグレードの既定のタイミングデータベースを検索します。指定されたターゲットデバイスのタイミングデータベースを利用できない場合、既定では、HDL Coder は Xilinx Virtex-7、スピードグレード -1 のデバイスのタイミングデータベースを使用して、クリティカルパスの推定レポートを生成します。この例では、sfir_single モデルを使用します。

% Specify model and subsystem names
modelname = 'sfir_single';
dutname = 'sfir_single/symmetric_fir';
open_system(modelname)

% Disable HDL code generation for faster generation 
% of critical path estimation report
hdlset_param(modelname,'CriticalPathEstimation','on');
hdlset_param(modelname,'GenerateHDLCode','off');

% If design contains single data types, 
% enable native floating-point support
fpconfig = hdlcoder.createFloatingPointTargetConfig('NativeFloatingPoint');
hdlset_param(modelname,'FloatingPointTargetConfig',fpconfig);

% Set path of generated timing databases for target device
hdlset_param(modelname,'TimingDatabaseDirectory','C:\Work\Database'); 

% Generate report
makehdl(dutname)

criticalpathestimated スクリプトへのリンクをクリックすると、コードジェネレーターは生成されたモデル内でクリティカルパスを強調表示します。生成されたモデル内に、クリティカルパスのタイミング情報と、そのパス上にあるブロックが表示されます。この図は、Simulink モデルのクリティカルパスに注釈が付けられた部分を示しています。ネイティブの浮動小数点演算子は薄い青で強調表示され、遅延はオレンジで強調表示されます。クリティカルパスの一部であるブロックは濃い青で強調表示され、ブロックの横に注釈としてクリティカルパスの値が示されます。詳細については、生成されたモデルと検証モデルを参照してください。

強調表示をオフにするには、clearhighlighting スクリプトへのリンクをクリックします。

クリティカルパスを最適化するには、パイプラインレジスタを追加して、クリティカルパスを分割します。[浮動小数点の使用] を選択してネイティブ浮動小数点を使用する場合は、[LatencyStrategy] を [Max] に設定してタイミングを改善します。クリティカルパスの推定レポートと、設計のクリティカルパスを強調表示するスクリプトを再生成します。このプロセスを、設計のタイミングが必要とするターゲット周波数に一致するまで繰り返します。

特徴付けられるブロック

以下の表は、固定小数点と単精度ネイティブ浮動小数点の型で特徴付けられるブロックを示しています。これらのブロックは、サポートされる各ターゲットデバイスのタイミングデータベースの一部です。

Math Operations

Simulink ブロック	固定小数点型	単精度 (ネイティブ浮動小数点)
Abs	✓	✓
Add	✓ (ブロックは 2 つを超える入力をもつことができない)	✓
Subtract	✓	✓
Product	✓	✓
Gain	✓	✓
Gain to power of two	該当なし	✓
Divide	該当なし	✓
Rounding Function	該当なし	✓
Unary Minus	✓	✓
Sign	✓	✓
Reshape	該当なし	✓
Complex to Real-Imag	✓	該当なし

数学関数

Simulink ブロック	固定小数点型	単精度型 (ネイティブ浮動小数点)
Reciprocal	✓	✓
Hypot	✓	✓
Rem	✓	✓
Mod	✓	✓
Sqrt	✓	✓
Reciprocal Sqrt	✓	✓
Exp	該当なし	✓
Log	該当なし	✓
Log10	該当なし	✓
10^u	該当なし	✓
Magnitude Square	✓	✓
Square	✓	✓
Pow	該当なし	✓
Conj	該当なし	該当なし
Transpose	該当なし	該当なし
Hermitian	該当なし	該当なし

三角関数

Simulink ブロック	固定小数点型	単精度型 (ネイティブ浮動小数点)
Sin	該当なし	✓
Cos	該当なし	✓
Tan	該当なし	✓
Sincos	該当なし	✓
Asin	該当なし	✓
Acos	該当なし	✓
Atan	該当なし	✓
Atan2	該当なし	✓
Sinh	該当なし	✓
Cosh	該当なし	✓
Tanh	該当なし	✓
Atanh	該当なし	✓

変換と比較

Simulink ブロック	固定小数点型	単精度型 (ネイティブ浮動小数点)
Data Type Conversion	✓	✓
Float Typecast	該当なし	✓
Relational Operator	✓	✓
Compare To Constant	✓	✓
MinMax	✓	✓

Logic and Bit Operations

Simulink ブロック	固定小数点型	単精度型 (ネイティブ浮動小数点)
Bit Concat	✓	該当なし
Extract Bits	✓	該当なし
Bit Shift	✓	該当なし
Bit Slice	✓	該当なし
Bitwise Operator	✓	該当なし
Logical Operator	✓	該当なし
Detect Change	✓	該当なし
Detect Decrease	✓	該当なし
Detect Increase	✓	該当なし
Detect Fall Negative	✓	該当なし
Detect Fall Nonpositive	✓	該当なし
Detect Rise Positive	✓	該当なし
Detect Rise Nonnegative	✓	該当なし
Interval Test	✓	該当なし
Interval Test Dynamic	✓	該当なし

離散と信号の経路指定

Simulink ブロック	固定小数点型	単精度型 (ネイティブ浮動小数点)
Unit Delay	✓	✓
Delay	✓	✓
Bus Creator	✓	✓
Bus Selector	✓	✓
Demux	✓	✓
Multiport Switch	✓	✓
Selector	✓	✓
Switch	✓	✓
Multiport Switch	✓	該当なし
Bus Assignment	✓	該当なし
Index Vector	✓	該当なし
Vector Concatenate	✓	該当なし
Resettable Delay	✓	該当なし
Tapped Delay	✓	該当なし
Unit Delay Enabled Synchronous	✓	該当なし
Unit Delay Resettable Synchronous	✓	該当なし
Unit Delay Enabled Resettable Synchronous	✓	該当なし
Discrete FIR Filter	✓	該当なし
Discrete Transfer Fcn	✓	該当なし
Zero-Order Hold	✓	該当なし
Memory	✓	該当なし

HDL Operations と HDL RAMs

Simulink ブロック	固定小数点型	単精度型 (ネイティブ浮動小数点)
Counter Free-Running	✓	✓
Counter Limited	✓	✓
HDL Counter	✓	✓
Dual Port RAM	✓	✓
Dual Rate Dual Port RAM	✓	✓
Simple Dual Port RAM	✓	✓
Single Port RAM	✓	✓
Deserializer1D	✓	✓
Serializer1D	✓	✓

Signal Attributes および Lookup Tables

Simulink ブロック	固定小数点型	単精度型 (ネイティブ浮動小数点)
Constant	✓	✓
1-D Lookup Table	✓	✓
2-D Lookup Table	✓	✓
n-D Lookup Table	✓	✓
Rate Transition	✓	✓
Signal Conversion	✓	✓
Signal Specification	✓	✓

User-Defined Functions

Simulink ブロック	固定小数点型	単精度型 (ネイティブ浮動小数点)
MATLAB Function	該当なし	✓

設計に MATLAB function ブロックがあり、HDL ブロックプロパティ [アーキテクチャ] が [MATLAB Function] に設定されている場合、クリティカルパスの推定時や HDL コードの生成時に、MATLAB function ブロックが特徴付けられていないブロックとしてコード生成レポートに表示されることがあります。MATLAB function ブロックを特徴付けるには、[アーキテクチャ] を [MATLAB Datapath] に設定します。

MATLAB Function ブロックを使用し、[MATLAB Datapath] アーキテクチャを使用してコードを生成するときに、HDL Coder は MATLAB アルゴリズムを生成されたモデルで Simulink ブロック線図に変換します。生成されたモデルでは、クリティカルパスの推定によって MATLAB Function ブロック内、および MATLAB Function ブロック境界を越えた他の Simulink ブロックとの間のクリティカルパスに注釈を付けることができます。MATLAB Datapath アーキテクチャを使用した、MATLAB Function ブロック境界を越えた HDL 最適化も参照してください。

考慮事項

マルチレートモデルのクリティカルパスの推定

クリティカルパスの推定は、設計内の異なるシーケンシャル要素へのクロックゲーティング情報を考慮しません。

モデルに複数のサンプルレートが含まれている場合またはパイプラインレジスタを挿入する速度と面積の最適化を使用している場合、設計はマルチレートになり、設計にマルチサイクルパスが含まれる可能性があります。マルチレートモデルの場合、クリティカルパスの推定では遅いデータパスと速いデータパスを同じレートで実行するものとして扱います。設計内の別のデータパスのクロックレートがより遅い場合、レートがより速いデータパスがクリティカルパスとして強調表示される場合があります。この問題により、不正確なタイミング結果を報告するクリティカルパスの推定が生じる可能性があります。

推定クリティカルパス情報を検証するには、HDL ワークフローアドバイザーを開き、ターゲットデバイスの [Generic ASIC/FPGA] ワークフローを [合成結果をもつモデルに注釈を付ける] タスクに対して実行します。

ネイティブ浮動小数点モードでのクリティカルパスの推定

設計に single データ型が含まれており、[浮動小数点の使用] を選択して Native Floating Point モードを使用する場合、クリティカルパスの推定スクリプトは、生成されたモデル内の single 浮動小数点演算子を強調表示することがあります。コードジェネレーターが single ブロックを強調表示するのは、浮動小数点アルゴリズムには膨大な計算量が必要であるためです。浮動小数点演算子内部のレジスタ間パスがクリティカルパスになることがあります。

その場合、クリティカルパスのタイミングを最適化するには、その演算子に対応する Simulink ブロックで、[LatencyStrategy] を [最大値] に設定します。

半精度データ型を使用する Simulink ブロックはクリティカルパスの推定に使用されません。これらのブロックは 0 ns のタイミング遅延を使用して強調表示されます。

HDL コード生成の動作

クリティカルパスの推定を有効にすると、生成される HDL コードが外部リセットまたはイネーブル端子をもつ Delay ブロックのレポートとは異なる可能性があります。MinMax などのブロックの場合、クリティカルパスの推定を有効にすると、生成される HDL ファイルの数が異なる可能性があります。この変更は、この最適化を有効にするとコードジェネレーターが実行する特定の最適化に起因して発生します。最適化によって変更されるのはコードの外観のみで、機能には影響しません。

以下は、生成される HDL コードが異なる可能性がある Simulink ブロックです。

外部リセットまたはイネーブル端子をもつ Delay ブロック
MinMax
Unit Delay Enabled Synchronous
Unit Delay Resettable Synchronous
Unit Delay Enabled Resettable Synchronous
Enabled Delay
Resettable Delay
Tapped Delay
Discrete FIR Filter
Biquad Filter
MATLAB Function

クリティカルパスの推定の不正確性

クリティカルパスの推定は、推定係数を使用して経路による遅延を考慮しようとします。配置配線を実行しないと、経路による遅延を正確に考慮するのは困難です。
HDL Coder は、組み合わせの性質を持つ特徴付けられないブロックを、ゼロ遅延の組み合わせブロックとして推測します。コードジェネレーターはその他のブロックをレジスタとして扱います。
サポートされているいずれかのターゲットデバイスと同様のタイミング特性がターゲットデバイスにない場合、クリティカルパスの推定は正確にクリティカルパスを計算できません。

カスタムツールおよびデバイス用のカスタムタイミングデータベースの生成

R2024a 以降

ツールやデバイス用のカスタムタイミングデータベースを生成するために、HDL Coder は特定のターゲットデバイスの Simulink ブロック、ブロックアーキテクチャ、それらのブロックのサブコンポーネントなどの基本設計コンポーネントの特性を使用し、その情報を hdlcoder.TimingGenerator オブジェクトに渡します。hdlcoder.TimingGenerator オブジェクトでは、静的なタイミング情報を含むタイミング情報ファイルが生成されます。関数 genhdltdb はタイミング情報ファイルを使用してカスタムタイミングデータベースを生成します。

hdlcoder.TimingGenerator ハンドルクラスを使用して、タイミングジェネレーターオブジェクトを生成できます。HDL Coder には、ツールまたはデバイス用のカスタムタイミングジェネレーターの作成に使用できる、Intel Quartus^® および Xilinx Vivado^® 用のタイミングジェネレーターオブジェクトが含まれています。詳細については、hdlcoder.TimingGenerator を参照してください。

タイミングジェネレーターオブジェクトは、ナノ秒 (ns) 単位の伝播遅延を含むコンマ区切り値 (CSV) テキストファイルを出力します。たとえば、次のイメージのモデルを使用するとします。

タイミングジェネレーターは、次の CSV テキストファイルを出力します。

ファイルには、DelayInfo, source_type, destination_type, propagation delay (ns) という形式の情報が含まれています。

source_type または destination_type フィールドのタイプは次のとおりです。

mw_internal_registers — 特徴付けられるブロックを含むサブシステム内の任意の内部レジスタ。
mw_inport_# — インデックス 0 から始まる、演算子への番号付き入力。たとえば、mw_inport_0、mw_inport_1 などです。
mw_outport_# — インデックス 0 から始まる、演算子からの番号付き出力。たとえば、mw_outport_0、mw_outport_1 などです。
propagation delay (ns) — 内部から内部、入力から内部、内部から出力、または入力から出力へのいずれかの伝播遅延の値 (ナノ秒単位)。タイミングパスが存在しない場合、この値は inf になります。このフィールドには、すべてのパスのタイミング情報が含まれます。