Bus Assignment

指定したバス要素の置換

ライブラリ:
Simulink / Signal Routing
HDL Coder / Signal Routing

説明

Bus Assignment ブロックは、入力要素の値をバス要素に割り当てます。バス要素を選択してそれらをバスに再構築する Bus Selector ブロックと Bus Creator ブロックを追加せずに、Bus Assignment ブロックを使用してバス要素の値を変更します。

バスを最初の入力端子に接続します。その他の入力端子には、バス要素に代入する値をもつ 1 つ以上の要素を接続します。[ブロックパラメーター] ダイアログボックスを使用して、値を割り当てるバス要素を指定します。これにより、ブロックは信号を割り当てるバス要素ごとに割り当て入力端子を表示します。Bus Assignment ブロックを使用するモデルの例については、バス要素の値の置き換えを参照してください。

既定の設定では、Simulink^® は Bus Assignment の [ブロックパラメーター] ダイアログボックスの破損した選択内容を修復します。これは、上流のバス階層の変更が原因です。Simulink は、モデルが変更されたことを強調する警告を発します。Simulink がこのような修復を自動的には行わないようにするには、[モデルコンフィギュレーションパラメーター] 、 [診断] 、 [接続性] ペインでバス選択を修復診断を [修復不要のエラー] に設定します。

制限

Bus Assignment ブロックとともにバス配列を使用する際は、次の制限が適用されます。

バス配列である入れ子にされたバスを割り当てたり、置き換えたりすることができます。バス配列内で入れ子にされたバスについては、バス配列への割り当てを参照してください。
バス配列の要素を置き換えるには、Bus Assignment ブロックと併用するバス要素インデックスを選択するため、Selector ブロックを使用します。次に、選択したバス要素と Bus Assignment ブロックを一緒に使用します。

端子

入力

すべて展開する

`バス` — バス要素の値を代入するバスを受け入れる
Simulink でサポートされる任意のデータ型の実数値または複素数値

入力バスは、バスオブジェクト、バス配列、固定小数点、列挙データ型を含む Simulink でサポートされる任意のデータ型の実数値または複素数値をもつことができます。データ型の詳細については、Simulink のSimulink でサポートされているデータ型を参照してください。

割り当て入力端子に接続される要素は、対応するバス要素と同じ構造、データ型、サンプル時間をもたなければなりません。非バーチャルバスに要素またはバスを含めるため、Rate Transition ブロックを使用してバスの個々の要素または複数の要素のサンプル時間を変更できます。

`:=` — バス要素に代入される値をもつ要素を受け入れる
Simulink でサポートされる任意のデータ型の実数値または複素数値

割り当て入力端子は、バスオブジェクト、バス配列、固定小数点、列挙データ型を含む Simulink でサポートされる任意のデータ型の実数値または複素数値をもつことができる要素を受け入れることができます。Bus Assignment ブロックを使用して、バス配列に入れ子にされているバスを置き換えることはできません。データ型の詳細については、Simulink のSimulink でサポートされているデータ型を参照してください。

Bus Assignment ブロックは、バス入力端子に接続されたバスの指定要素に、割り当て入力端子に接続された要素を割り当てます。このブロックは、これらの要素に割り当て済みであった要素を置き換えます。バスの構成には影響せず、要素本体の値のみが変更されます。置き換えられない信号は、置き換えられた他の要素からの影響を受けません。

出力

すべて展開する

`バス` — 出力バス
バーチャルまたは非バーチャルバス

割り当てられたバス要素の値と、値を割り当てなかった入力バスのバス要素の値を含むバス。

パラメーター

すべて展開する

`バス内の要素` — 入力バスのバス要素
要素名のリスト

入力バスのバス要素のリスト。要素名の横にある矢印は、入力要素がバスであることを示します。入力バス内の要素を表示するには、この矢印をクリックします。

リスト内のアイテムをクリックして、アイテムを選択します。選択した要素のソースを検出するには、[検索] をクリックします。Simulink はその要素ソースを含んでいるシステムを開き、強調表示します。現在選択されている要素を、隣の要素リストに移動して値を割り当てるには (後述の [割り当てられる要素] を参照)、[選択] をクリックします。ブロックに接続したバスに修正を反映させるには、[更新] をクリックして表示を更新します。

`名前でフィルター` — 表示される一連の要素をフィルター
テキスト

入力要素の長いリストをフィルター処理するために使用する検索用語を指定します。検索用語は引用符で囲まないでください。フィルターは部分的な文字列検索を行います。検索用語を指定するための正規表現の使用も含め、フィルター処理オプションにアクセスするには、[名前でフィルター] エディットボックスの右にあるボタンをクリックします。

`正規表現を有効にする` — 表示される一連の入力要素をフィルター
オフ (既定値) | オン

要素名をフィルター処理するための MATLAB^® 正規表現の使用を有効にします。たとえば、[名前でフィルター] エディットボックスに「t$」と入力すると、要素名が小文字の t で終了するすべての要素 (およびその直接の親) が表示されます。詳細については、正規表現を参照してください。

依存関係

このパラメーターにアクセスするには、[名前でフィルター] エディットボックスの右にあるボタンをクリックします。

`フィルター処理された結果をフラットリストとして表示する` — 表示される一連の入力要素をフィルター
オフ (既定値) | オン

既定の設定では、このリストは [名前でフィルター] エディットボックスの検索テキストに基づいてフィルター処理された要素のツリーリストとして表示されます。ドット表記を使用してバスの階層を反映するフラットリストを使用するには、このパラメーターを選択します。

依存関係

このパラメーターにアクセスするには、[名前でフィルター] エディットボックスの右にあるボタンをクリックします。

`割り当てられる要素` — 値を割り当てるバス要素の名前
要素名のリスト

値を割り当てるバス要素の名前。Bus Assignment ブロックは、リストの各バス要素に対して割り当て入力端子を表示します。対応する入力端子のラベルにバスの要素名を表示します。[上] ボタン、[下] ボタン、または [削除] ボタンを使用して、要素の順序を変更できます。要素の順序を変更しても、端子との接続は維持されます。

入力バスに含まれるバス要素がなくなると、バス要素名の前に 3 つの疑問符 (???) が表示されます。バスは、Bus Assignment ブロック入力とバス要素の割り当てリストを最後に更新してから、変更されています。この問題に対処するには、指定した名前の要素を含むようにバスを変更するか、値を割り当てるように指定されているバス要素のリストから名前を削除します。

プログラムでの使用

ブロックパラメーター: OutputSignals

型: 文字ベクトル

値: 'signal1'|'signal2'

既定の設定: なし

モデルの例

バスへの信号値の代入

この例では、Bus Selector ブロックと Bus Creator ブロックを追加してバス要素を選択し、それらをバスに再構築するのではなく、Bus Assignment ブロックを使用してバス要素値を変更する方法を示します。

モデルを開く

ブロックの特性

データ型	`Boolean` \| `bus` \| `double` \| `enumerated` \| `fixed point` \| `half` \| `integer` \| `single` \| `string`
直接フィードスルー	`はい`
多次元信号	`はい`
可変サイズの信号	`はい`
ゼロクロッシング検出	`いいえ`

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

実際のデータ型、または機能のサポートは、ブロックの実装に依存します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための Verilog および VHDL のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーションオプションがあります。

HDL コード生成でのバスの使用の詳細についてはバス (HDL Coder)およびバス信号を使用したモデルの可読性の向上および HDL コードの生成 (HDL Coder)を参照してください。

HDL アーキテクチャ

このブロックには単一の既定の HDL アーキテクチャがあります。

HDL ブロックプロパティ

ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は `0` です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成されたコードに挿入する入力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、OutputPipeline (HDL Coder)を参照してください。

PLC コード生成
Simulink® PLC Coder™ を使用して構造化テキストコードを生成します。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

実際のデータ型、または機能のサポートは、ブロックの実装に依存します。

参考

Bus Creator | Bus Selector

トピック

R2006a より前に導入

Bus Assignment

説明

制限

端子

入力

`バス` — バス要素の値を代入するバスを受け入れる
Simulink でサポートされる任意のデータ型の実数値または複素数値

`:=` — バス要素に代入される値をもつ要素を受け入れる
Simulink でサポートされる任意のデータ型の実数値または複素数値