Detect Fall Negative

信号値が厳密に負の値に減少し、前の値が非負のときに、立ち下がりエッジを検出

• 

ライブラリ:
Simulink / Logic and Bit Operations

説明

Detect Fall Negative ブロックは、入力がゼロ未満かどうか、また前の値がゼロ以上であるかどうかを判断します。

このブロックは離散サンプル時間のみをサポートしています。

例

負の信号値への下落の検出

この例では、以前は 0 以上だった信号値が厳密に負の値に減少したときに検出する方法を示します。

端子

詳細については、Simulink でサポートされているデータ型を参照してください。

入力

Port_1 — 入力信号

信号値

入力信号。スカラー、ベクトルまたは行列として指定します。

データ型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated

出力

Port_1 — 出力信号

0 | 1

出力信号。入力信号がゼロより小さく、前の値がゼロ以上であった場合は true (1)、入力信号がゼロ以上であるか、入力信号が負である場合に前の値も負であった場合は false (0) です。

データ型: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | bus

パラメーター

初期条件 — 前の入力の初期条件

0 (既定値) | スカラー | ベクトル

boolean 式 U/z < 0 の初期条件を設定します。

プログラムでの使用

ブロック パラメーター: vinit

型: 文字ベクトル

値: スカラー | ベクトル

既定の設定: '0'

入力処理 — サンプルベースまたはフレームベースの処理を指定

チャネルとしての要素 (サンプル ベース) (既定値) | チャネルとしての列 (フレーム ベース)

ブロックでサンプルベースかフレームベースのどちらの処理を実行するかを指定します。

• チャネルとしての列 (フレーム ベース) — 入力の各列を独立したチャネルとして扱います (フレームベースの処理)。

  メモ

  フレームベースの処理には、DSP System Toolbox™ のライセンスが必要になります。

  詳細については、サンプルベースおよびフレームベースの概念 (DSP System Toolbox)を参照してください。

• チャネルとしての要素 (サンプル ベース) — 入力の各要素を独立したチャネルとして扱います (サンプルベースの処理)。

[入力処理] を使って、ブロックでサンプルベースかフレームベースのどちらの処理を実行するかを指定します。これらの 2 つの処理モードの詳細については、サンプルベースおよびフレームベースの概念 (DSP System Toolbox)を参照してください。

プログラムでの使用

ブロック パラメーター: InputProcessing

型: 文字ベクトル

値: 'Columns as channels (frame based)' | 'Elements as channels (sample based)'

既定の設定: 'Elements as channels (sample based)'

出力データ型 — 出力のデータ型

boolean (既定値) | uint8

出力データ型を boolean または uint8 に設定します。

プログラムでの使用

ブロック パラメーター: OutDataTypeStr

型: 文字ベクトル

値: 'boolean' | 'uint8'

既定の設定: 'boolean'

ブロックの特性

データ型	Boolean | double | fixed point | integer | single
直達	はい
多次元信号	はい
可変サイズの信号	はい
ゼロクロッシング検出	いいえ

拡張機能

C/C++ コード生成

Simulink® Coder™ を使用して C および C++ コードを生成します。

生成されたコードは、ある条件の下で関数 memcpy または関数 memset (string.h) に依存します。

HDL コード生成

HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーション オプションがあります。

HDL アーキテクチャ

このブロックには 1 つの既定の HDL アーキテクチャがあります。

HDL ブロック プロパティ

ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は 0 です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成されたコードに挿入する入力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は 0 です。詳細については、OutputPipeline (HDL Coder)を参照してください。

PLC コード生成
Simulink® PLC Coder™ を使用して構造化テキスト コードを生成します。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

バージョン履歴

R2006a より前に導入

参考

Detect Decrease | Detect Change | Detect Fall Nonpositive | Detect Increase | Detect Rise Nonnegative | Detect Rise Positive