最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

Simulink からの HDL コード生成

Simulink® モデルからの HDL コードの生成

HDL コードを生成して、そのコードを ASIC (Application-Specific Integrated Circuit、特定用途向け集積回路) または FPGA (Field Programmable Gate Array) に展開することで、Simulink モデルまたはサブシステムをハードウェアに実装します。HDL コード生成と互換性のあるブロックを含むモデルを設計します。このモデルが浮動小数点データを使用する場合、Fixed-Point Designer™ を使用してこれを固定小数点モデルに変換します。HDL コードを生成し、そのコードが元のアルゴリズムと一致していることを検証してから、HDL コードをターゲット ハードウェアに展開します。

  • モデルとアーキテクチャの設計
    サポートされているブロック、ベスト プラクティス、設計パターン、互換性チェック、クロックおよびリセット
  • HDL モデリング ガイドライン
    Simulink モデルにおける HDL アルゴリズム設計のためのガイドライン
  • コード生成
    HDL コードの生成、コード コンフィギュレーション、テスト ベンチの生成
  • 検証
    生成した HDL コードの元のモデルおよび FPGA インザループに対するシミュレーションと検証
  • 展開
    合成スクリプトと、Intel®、Xilinx®、Speedgoat、およびカスタム FPGA ボードへの生成された HDL コードの展開
  • 速度と面積の最適化
    リソースの共有、ストリーミング、パイプライン、RAM マッピング、ループの最適化による改善
  • レポートとスクリプト
    トレーサビリティ、最適化およびリソースのレポート、標準の準拠、合成スクリプト