Main Content

最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

検証

生成した HDL コードの元のモデルおよび FPGA インザループに対するシミュレーションと検証

HDL コードを生成するときに、生成された HDL コードを Simulink モデルに対して検証するテスト ベンチをオプションとして生成することができます。生成するテスト ベンチのタイプの選択に関するヘルプについては、生成された HDL コードのテスト ベンチの選択を参照してください。テスト ベンチを選択して実行する方法については、HDL ワークフロー アドバイザーを使用したテスト ベンチの生成とコード カバレッジの有効化を参照してください。