Main Content

最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

SystemVerilog DPI テスト ベンチ

Simulink モデル全体から DPI テスト ベンチ コードを生成 (HDL Verifier™ が必要)

サブシステムから HDL コードを生成するときに、SystemVerilog テスト ベンチをオプションとして生成できます。このテスト ベンチは、Simulink® モデル全体から生成された C コンポーネントを用いて、生成された HDL コードを検証します。

この機能には、HDL ワークフロー アドバイザーの [HDL コード生成][テスト ベンチ オプションを設定]、または [モデル コンフィギュレーション パラメーター] ダイアログ ボックスの [HDL コード生成][テスト ベンチ] からアクセスできます。または、コマンド ラインからのアクセスには、makehdltbGenerateSVDPITestBench プロパティを設定してください。

関数

makehdltbGenerate HDL test bench from model or subsystem

トピック

Verify HDL Design Using SystemVerilog DPI Test Bench

This example shows how to use SystemVerilog DPI test bench for verification of HDL code where a large data set is required.

生成された HDL コードのテスト ベンチの選択

生成されたテスト ベンチを選択します。