SystemVerilog DPI テストベンチ

Simulink モデル全体から DPI テストベンチコードを生成 (HDL Verifier™ が必要)

サブシステムから HDL コードを生成するときに、SystemVerilog テストベンチをオプションとして生成できます。このテストベンチは、Simulink^® モデル全体から生成された C コンポーネントを用いて、生成された HDL コードを検証します。

この機能には、HDL ワークフローアドバイザーの [HDL コード生成] 、 [テストベンチオプションを設定]、または [モデルコンフィギュレーションパラメーター] ダイアログボックスの [HDL コード生成] 、 [テストベンチ] からアクセスできます。または、コマンドラインからのアクセスには、makehdltb の GenerateSVDPITestBench プロパティを設定してください。