Main Content

SystemVerilog DPI テスト ベンチ

Simulink モデル全体から DPI テスト ベンチ コードを生成 (HDL Verifier™ が必要)

サブシステムから HDL コードを生成するときに、SystemVerilog テスト ベンチをオプションとして生成できます。このテスト ベンチは、Simulink® モデル全体から生成された C コンポーネントを用いて、生成された HDL コードを検証します。

この機能には、HDL ワークフロー アドバイザーの [HDL コード生成][テスト ベンチ オプションを設定]、または [モデル コンフィギュレーション パラメーター] ダイアログ ボックスの [HDL コード生成][テスト ベンチ] からアクセスできます。または、コマンド ラインからのアクセスには、makehdltbGenerateSVDPITestBench プロパティを設定してください。

関数

makehdltbGenerate HDL test bench from model or subsystem

トピック