このページは前リリースの情報です。該当の英語のページはこのリリースで削除されています。

HDL テストベンチ

R2026a

生成した HDL コードを Simulink^® からのテストベクトルに対して検証するテストベンチを生成

HDL コードを生成するときに、生成された HDL DUT を Simulink モデルから保存されたテストベクトルに対して検証する HDL テストベンチをオプションとして生成することができます。

関数

makehdltb モデルまたはサブシステムから HDL テストベンチを生成

トピック

テストベンチ生成
HDL テストベンチ生成の仕組みの説明。
生成された HDL コードのテストベンチの選択
生成されたテストベンチを選択します。
コンフィギュレーションパラメーターから HDL テストベンチを使用した生成されたコードの検証
HDL テストベンチを生成して、設計に合わせて生成された HDL コードのシミュレーションおよび検証を行う。
生成されたコードのコマンドラインで HDL テストベンチを使用した検証
HDL テストベンチを生成し、VHDL、Verilog、または SystemVerilog コードを検証する方法を説明する。