ヘルプセンターヘルプセンター

このページの内容は最新ではありません。最新版の英語を参照するには、ここをクリックします。

HDL テストベンチ

生成した HDL コードを Simulink^® からのテストベクトルに対して検証するテストベンチを生成

HDL コードを生成するときに、生成された HDL DUT を Simulink モデルから保存されたテストベクトルに対して検証する HDL テストベンチをオプションとして生成することができます。

関数

makehdltb モデルまたはサブシステムから HDL テストベンチを生成

モデル設定

すべて展開する

テストベンチ生成出力と接尾辞

テストベンチ生成出力のパラメーター

テストベンチの接尾辞のパラメーター

複数ファイルのテストベンチとシミュレーションライブラリパスのパラメーター

テストベンチの入力および出力

テストベンチのクロックとリセットの入力パラメーター

テストベンチのスティミュラスおよび出力のパラメーター

トピック

テストベンチ生成
HDL テストベンチ生成の仕組みの説明。
生成された HDL コードのテストベンチの選択
生成されたテストベンチを選択します。
コンフィギュレーションパラメーターから HDL テストベンチを使用した生成されたコードの検証
FIR フィルターモデルの [コンフィギュレーションパラメーター] ダイアログボックスから HDL テストベンチを生成。
生成されたコードのコマンドラインで HDL テストベンチを使用した検証
HDL テストベンチを生成し、VHDL、Verilog、または SystemVerilog コードを検証する方法を説明する。