Main Content

このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

速度と面積の最適化

リソースの共有、ストリーミング、パイプライン、RAM マッピング、ループの最適化による改善

ターゲット ハードウェアに対し、速度と面積の最適化を使用して、タイミングおよび面積の要件を満たす HDL コードを生成します。面積の最適化は、設計のリソース使用率を削減します。速度の最適化は、クリティカル パスを最適化することで設計がより高い周波数で実行されるように、ターゲット FPGA での設計のタイミングを改善します。HDL Coder™ に関する最適化の各タイプの詳細については、HDL Coder での速度および面積の最適化を参照してください。

カテゴリ

  • 最適化の基礎
    階層のフラット化、遅延の均衡化、検証モデル、制限付きオーバークロック、フィードバック ループの強調表示
  • 面積の最適化
    RAM マッピング、リソースの共有、ストリーミング
  • 速度の最適化
    クリティカル パスの推定および削減、パイプライン レジスタの挿入、ループ展開、クロック周波数の自動反復最適化