Main Content

最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

HDL モデリング ガイドライン

Simulink® モデルにおける HDL アルゴリズム設計のためのガイドライン

HDL モデリング ガイドラインは、HDL Coder™ でのコード生成用の Simulink モデル、MATLAB Function ブロック、および Stateflow® チャートの作成に関する推奨ガイドラインです。HDL Coder は FPGA、ASIC、SoC などのハードウェア プラットフォームを対象とするコードを生成するため、設計の一環として、ある程度のハードウェア アーキテクチャのガイダンスを提供しなければなりません。また、ハードウェアに実装される設計の速度と面積を最適化するための追加のガイドラインも使用できます。場合によっては、ガイドラインに STARC 提供などの業界標準の HDL ガイドラインも反映されていることが分かります。ガイドラインは、モデルの設計および互換性、サポートされているブロックおよびデータ型、速度と面積の最適化という 3 つのカテゴリに分けられます。