サポートされているブロックとデータ型設定に関するガイドライン

HDL コード生成におけるサポートされているブロックとデータ型に関する考慮事項

HDL モデリングガイドラインは、HDL Coder™ でのコード生成用の Simulink^® モデル、MATLAB Function ブロック、および Stateflow^® チャートの作成に関する推奨ガイドラインです。サポートされているブロックとデータ型に関するガイドラインには、HDL Coder ブロックライブラリのさまざまなブロックの使用とサポートされるデータ型についてのガイドラインが含まれます。

トピック

ガイドラインと重大度レベルのリスト

サポートされるブロックとデータ型に関するガイドライン - 番号付きリスト
サポートされるブロックとデータ型に関するガイドラインをガイドライン ID の順に昇順に示したリスト。
HDL モデリングガイドラインの重大度レベル
HDL モデリングガイドラインに関連付けられている各種の重大度レベルとその説明。

HDL Coder ライブラリのブロックに関するガイドライン (ガイドライン ID 2.1 - 2.7)

RAM ブロックや HDL Operations ライブラリのブロックを設計する際の考慮事項
HDL RAM ライブラリと HDL Operations ライブラリでブロックを使用する方法。
Logic and Bit Operations ライブラリでのブロックの使用方法
論理演算とビット演算を実行するさまざまなブロックおよびそれらの使用方法。
ルックアップテーブルから FPGA ブロック RAM を生成する
Lookup Table ブロックをブロック RAM にマッピングする方法
Guidelines for Using Selector Blocks to Extract Input Elements from Vector or Matrix Signals
Guidelines for using Selector block in HDL implementation.
Guidelines for Using Assignment Blocks to Write Elements in Vectors, Matrices, and 3-D Arrays
Guideline to use assignment block to write specified elements in vector, matrix or 3-D arrays.
数値型および列挙型の Multiport Switch ブロックの推奨されるブロックパラメーター設定
数値型および列挙型の Multiport Switch に対する HDL コード生成用の推奨されるブロック設定を使用する。
さまざまなサブシステムタイプの使用方法
さまざまなサブシステムタイプとその使用方法のガイドライン。
レート変更ブロックと Constant ブロックの使用方法
レート変換を実行するブロックと Constant ブロックを効率的に使用する方法。
HDL コード生成での Delays ブロックと Goto ブロックおよび From ブロックの使用に関するガイドライン
レジスタとして推定される Delay ブロックの推奨される使用方法。
FPGA ターゲットの効率的な乗算演算と除算演算のモデル化
DSP マッピングの高速除算演算および乗算器と加算器ブロックのモデル化。

MATLAB Function ブロックおよび Stateflow チャートに関するガイドライン (ガイドライン ID2.8 - 2.9)

HDL コード生成の MATLAB Function ブロック内での永続変数および fi オブジェクトの使用
MATLAB^® コード内に永続変数を含む MATLAB Function ブロックの推奨される使用方法。
Stateflow チャートを使用した HDL コード生成に関するガイドライン
HDL コード生成での Stateflow チャートの推奨される使用方法

データ型に関するガイドライン (ガイドライン ID 2.10)

Simulink データ型の考慮事項
Simulink でのモデル化時のデータ型設定についての高水準の推奨事項。
Guidelines for Using Rounding and Saturation Settings for Fixed-Point Data Types
Recommended settings for using rounding modes and saturate on integer overflow for fixed-point data types.

Square Root ブロックに関するガイドライン (ガイドライン ID 2.11)

Guideline for Using Sqrt Block for HDL Code Generation
Modeling efficient square root block for FPGA targeting.