Main Content

最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

速度と面積の最適化に関するガイドライン

ターゲット FPGA デバイスに展開する設計の速度と面積の最適化に関するガイドライン

HDL モデリング ガイドラインは、HDL Coder™ でのコード生成用の Simulink® モデル、MATLAB Function ブロック、および Stateflow® チャートの作成に関する推奨ガイドラインです。アーキテクチャのガイダンスに加え、FPGA、ASIC、SoC などのハードウェア プラットフォームが生成コードのターゲットになるため、これらのガイドラインを使用してターゲット ハードウェアでの設計の速度や面積を最適化できます。

トピック

ガイドラインと重大度レベルのリスト

速度と面積の最適化に関するガイドライン - 番号付きリスト

速度と面積の最適化に関するガイドラインをガイドライン ID の順に昇順に示したリスト。

HDL モデリング ガイドラインの重大度レベル

HDL モデリング ガイドラインに関連付けられている各種の重大度レベルとその説明。

面積の最適化に関するガイドライン

さまざまなブロックのリソース共有設定

さまざまなブロックでリソース共有最適化を効果的に使用するための推奨設定。

サブシステムと浮動小数点 IP のリソース共有

サブシステムと浮動小数点 IP でリソース共有最適化を効果的に使用するための推奨設定。

速度の最適化に関するガイドライン

分散型パイプライン方式とクロックレート パイプラインのガイドライン

特定のブロック実装を指定したり、特定の設定を使用する場合、コード ジェネレーターはレジスタを導入します。

ベクトル データ型入力をもつブロックの分散型パイプライン方式レジスタの挿入

ベクトル入力に分散型パイプライン方式の最適化を効果的に使用するための推奨設定。