Main Content

速度と面積の最適化に関するガイドライン - 番号付きリスト

HDL モデリング ガイドラインは、HDL Coder™ でのコード生成用に Simulink® モデルを作成する際の推奨される一連のガイドラインをまとめたものです。FPGA、ASIC、SoC などのハードウェア プラットフォームが生成コードのターゲットになるため、アーキテクチャのガイダンスに加え、これらのガイドラインを使用してターゲット ハードウェアでの設計の速度や面積を最適化できます。HDL コード生成の各モデリング ガイドラインには、準拠要件のレベルに応じて異なる重大度レベルが割り当てられています。それらの重大度レベルの詳細については、HDL モデリング ガイドラインの重大度レベルを参照してください。

以下の表に、HDL Coder での速度と面積の最適化に関するガイドラインを示します。これらのガイドラインは 3.1 から始まり、サブセクションに分かれています。これらのガイドラインには関連するモデル チェックはありません。該当するチェックを HDL コード アドバイザーで実行することで、これらのガイドラインの推奨されるモデリング パターンに従うことができます。HDL コード アドバイザーの詳細については、HDL コード アドバイザーを使用した Simulink モデルの HDL 互換性のチェックを参照してください。

ガイドライン 3.1: リソース共有とストリーミング

ガイドライン 3.2: クロック レート パイプラインと分散型パイプライン

ガイドライン IDタイトル重大度関連するモデル チェック/コーディング標準ルール
3.2.1クロックレート パイプラインのガイドライン情報なし
3.2.2分散型パイプライン方式の推奨設定推奨なし
3.2.3ベクトル データ型入力をもつブロックの分散型パイプライン方式レジスタの挿入情報なし

関連するトピック