モデルの設計と互換性に関するガイドライン - 番号付きリスト
HDL モデリング ガイドラインは、HDL Coder™ でのコード生成用に Simulink® モデルを作成する際の推奨される一連のガイドラインをまとめたものです。モデルの設計と互換性に関するガイドラインには、基本的なブロックの使用方法、クロック信号とリセット信号、バスとベクトル、およびサブシステムと階層設計についてのガイドラインが含まれます。HDL コード生成の各モデリング ガイドラインには、準拠要件のレベルに応じて異なる重大度レベルが割り当てられています。それらの重大度レベルの詳細については、HDL モデリング ガイドラインの重大度レベルを参照してください。
以下の表に、HDL Coder でのモデルの設計と互換性に関するガイドラインを示します。これらのガイドラインは 1.1 から始まり、サブセクションに分かれています。関連するモデル チェックがある特定のガイドラインについては、該当するチェックを表に示してあります。該当するチェックを HDL コード アドバイザーで実行することで、これらのガイドラインの推奨されるモデリング パターンに従うことができます。HDL コード アドバイザーの詳細については、HDL コード アドバイザーを使用した Simulink モデルの HDL 互換性のチェックを参照してください。
ガイドライン 1.1: 基本的な設定
| ガイドライン ID | タイトル | 重大度 | 関連するモデル チェック/コーディング標準ルール |
|---|---|---|---|
| 1.1.1 | HDL でサポートされたブロックの使用 | 推奨 | なし |
| 1.1.2 | DUT およびテスト ベンチへのモデルの分割 | 推奨 | なし |
| 1.1.3 | 2 バイト文字を使用しない | 必須 | なし |
| 1.1.4 | モデルの機能や属性のドキュメント化 | 推奨 | なし |
| 1.1.5 | ターゲット アプリケーションに基づく関数 hdlsetup のカスタマイズ | 推奨 | モデル チェック: HDL コード生成に適したモデル パラメーターのチェック |
| 1.1.6 | サブシステムの HDL 互換性のチェック | 推奨 | なし |
| 1.1.7 | HDL Coder のモデル チェックの実行 | 推奨 | なし |
| 1.1.8 | Simulink、Stateflow、および MATLAB Function のブロックを使用したモデル化 | 情報 | なし |
| 1.1.9 | 未接続のブロック出力の終端 | 必須 | なし |
| 1.1.10 | ブロックのコメント アウトとコメント スルーの使用 | 情報 | なし |
| 1.1.11 | パラメーターを特定するための Constant ブロックと Gain ブロックのサイズ調整 | 推奨 | なし |
| 1.1.12 | HDL コード生成に影響するパラメーターの表示 | 推奨 | なし |
| 1.1.13 | find_system と set_param を使用したブロック パラメーターの変更 | 情報 | なし |
ガイドライン 1.2: DUT サブシステムと階層的なモデル化
| ガイドライン ID | タイトル | 重大度 | 関連するモデル チェック/コーディング標準ルール |
|---|---|---|---|
| 1.2.1 | DUT サブシステムに関する考慮事項 | 強く推奨 | モデル チェック: 無効な最上位サブシステムをチェック |
| 1.2.2 | 連続ブロックを使用したテストベンチ用のモデル参照への DUT サブシステムの変換 | 強く推奨 | なし |
| 1.2.3 | Simulink モデリング環境への手書きコードの挿入 | 情報 | なし |
| 1.2.4 | サブシステム端子の境界に Constant ブロックを接続しない | 必須 | なし |
| 1.2.5 | Constant ブロックと Gain ブロックのパラメーター化された HDL コードの生成 | 推奨 | なし |
| 1.2.6 | サブシステム内の物理量信号線の配置 | 必須 | なし |
ガイドライン 1.3: ベクトル、行列、バス
| ガイドライン ID | タイトル | 重大度 | 関連するモデル チェック/コーディング標準ルール |
|---|---|---|---|
| 1.3.1 | 行列のモデル化の要件 | 必須 | なし |
| 1.3.2 | ベクトル信号からの HDL コードでの昇順のビット順序の生成を避ける | 強く推奨 | なし |
| 1.3.3 | バスを使用したモデルの可読性の向上および HDL コードの生成 | 情報 | なし |
ガイドライン 1.4: クロック バンドル信号
| ガイドライン ID | タイトル | 重大度 | 関連するモデル チェック/コーディング標準ルール |
|---|---|---|---|
| 1.4.1 | グローバル オーバーサンプリングを使用した周波数分割クロックの作成 | 情報 | なし |
| 1.4.2 | クロック分周による整数倍クロックをもつマルチレート モデルを作成 | 必須 | なし |
| 1.4.3 | 非整数の複数のサンプル時間に対する Dual Rate Dual Port RAM の使用 | 必須 | なし |
| 1.4.4 | HDL Coder での非同期クロックのモデル化 | 推奨 | なし |
| 1.4.5 | ターゲット ハードウェアに基づくグローバル リセット タイプ設定の使用 | 強く推奨 | モデル チェック: Xilinx デバイスと Altera デバイスのグローバル リセット設定をチェック |
ガイドライン 1.5: ネイティブ浮動小数点
| ガイドライン ID | タイトル | 重大度 | 関連するモデル チェック/コーディング標準ルール |
|---|---|---|---|
| 1.5.1 | ネイティブ浮動小数点を使用したモデル化 | 推奨 | なし |
