Main Content

未接続のブロック端子の終端とブロックのコメント化の使用

これらのガイドラインは、ブロック出力が終端処理されていることを確認する方法や HDL コード生成用にブロックをコメント アウトする方法など、モデル化する際の推奨される方法を示したものです。

各ガイドラインに準拠要件のレベルを示す重大度レベルが割り当てられています。詳細については、HDL モデリング ガイドラインの重大度レベルを参照してください。

未接続のブロック出力の終端

ガイドライン ID

1.1.9

重大度

必須

説明

未接続の出力端子があるサブシステムの HDL コードを生成すると、HDL Coder™ でエラーが生成されます。下流のロジックに接続されていない出力端子については、Terminatorブロックに接続します。

次に示すモデルには、DUT0 サブシステムに未接続の出力端子 Out2 があります。

open_system('hdlcoder_terminateout')

このサブシステムの HDL コードを生成すると、HDL Coder™ で次のエラーが生成されます。

error in validation model generation: Failed to find source for outport 2 on 'DUT0' Please create a fully connected subsystem when generating the cosimulation model

close_system('hdlcoder_terminateout')

関数 addterms を使用してモデルの未接続の端子に Terminator ブロックを追加できます。

load_system('hdlcoder_terminateout')
addterms('hdlcoder_terminateout')
open_system('hdlcoder_terminateout')

ブロックのコメント アウトとコメント スルーの使用

ガイドライン ID

1.1.10

重大度

情報

説明

ブロックをモデルから物理的に削除せずにモデルのブロックをシミュレーションから除外するには、[コメント アウト] または [コメント スルー] を使用します。[コメント アウト] を使用すると、信号は終了し、接地します。[コメント スルー] を使用すると、信号は通過します。

HDL コードを生成する場合、この機能を使用して、HDL コード生成ではサポートされていないブロックなどの特定のブロックを除外することができます。

モデル hdlcoder_comment_through_out を開きます。

open_system('hdlcoder_comment_through_out')

出力信号が未使用の場合、コード ジェネレーターはコメント アウトのブロックをサポートします。生成されるコードでは、出力の信号に定数値 0 が代入されます。Dut_CommentOut サブシステムには、コメント アウトされているブロックが含まれます。

open_system('hdlcoder_comment_through_out/DUT_CommentOut/Generated_CommentOut')

コードを生成する場合、DUT_CommentOut サブシステムについて生成されたこの VHDL® コードは、Out1 に定数値 0 が代入されていることを示します。

ARCHITECTURE rtl OF Generated IS
  -- Signals
  SIGNAL TmpGroundAtData_Type_DuplicateInport1_out1 : signed(15 DOWNTO 0);  -- sfix16_En6
BEGIN
-- Unsupported Block
TmpGroundAtData_Type_DuplicateInport1_out1 <= to_signed(16#0000#, 16);
Out1 <= std_logic_vector(TmpGroundAtData_Type_DuplicateInport1_out1);
END rtl;

コード ジェネレーターはコメント スルーのブロックをサポートします。生成されたコードは、入力信号を出力に渡します。Dut_CommentThrough サブシステムには、コメント スルーのブロックが含まれます。

open_system('hdlcoder_comment_through_out/DUT_CommentThrough/Generated_CommentThrough')

Dut_CommentThrough サブシステムのコードを生成する場合、VHDL コードは Out1 にそのまま渡された In1 を示します。

ARCHITECTURE rtl OF Generated_CommentThrough IS
BEGIN
-- Unsupported Block
Out1 <= In1;
END rtl;

参考

モデリング ガイドライン