面積の最適化

RAM マッピング、リソース共有、ストリーミング

面積の最適化を適用することで、ターゲットの FPGA または SoC デバイスでの設計によるリソース使用量を削減します。RAM マッピング、リソース共有、ストリーミング、およびその他の面積の最適化を使用して、設計に必要な面積を削減できます。面積の最適化の概要については、HDL Coder での速度および面積の最適化を参照してください。

トピック

Apply RAM Mapping to Optimize Area
Map elements to RAM to optimize area on your target hardware.
MATLAB Function ブロックを使用した RAM マッピング
モデル内の MATLAB Function ブロックで MapPersistentVarsToRAM パラメーターを指定して RAM マッピング最適化を使用する方法。
ROM への行列のマッピング
行列定数を ROM にマッピングするには、次の条件があります。
リソース共有
リソース共有を使用してチップ面積を節約する方法。
ストリーミング
ストリーミングの概要と、最適化を使用してリソースを節約する方法。
フィードバックループの検出
最適化を抑制するフィードバックループの強調表示
フィルターのサブシステム最適化
リソース共有とパイプラインの最適化オプションを選択する。
MATLAB Datapath アーキテクチャを使用した、MATLAB Function ブロック境界を越えた HDL 最適化
MATLAB Function ブロック内、および MATLAB Function ブロックを越えたその他の Simulink^® ブロックとの間で最適化を適用する。

注目の例

Simulink の RAM および ROM 入門

この例では、HDL Coder™ を使用して FPGA 設計で RAM リソースを利用する方法を示します。

スクリプトを開く

ストリーミング: 面積の最適化

この例では、HDL Coder™ でサブシステムレベルのストリーミング最適化を使用する方法を示します。

スクリプトを開く

面積の最適化のためのリソース共有

この例では、HDL Coder™ でサブシステムレベルの共有最適化を使用する方法を示します。

スクリプトを開く

この例では、HDL Coder™ でモデルからシングルレートのアーキテクチャを生成し、クロックレートパイプラインとリソース共有のコンテキストにおいて演算の実行を管理する方法を示します。設計内のブロックにリソース共有を適用すると、HDL Coder は、共有が行われる領域のサンプルレートに基づいて使用するアーキテクチャを決定します。最も速い基本サンプルレートで動作する設計領域でリソース共有が行われると、面積の最適化のためのリソース共有で説明されているように、HDL Coder は局所的なマルチレートのアーキテクチャを合成します。この例では、それよりも遅いサンプルレートで動作する領域に共有リソースがあるため、HDL Coder はクロックレートパイプラインを適用し、シングルレートのアーキテクチャを合成します。

スクリプトを開く

設計の変更によるリソース共有の改善

この例では、設計の一部を変更することで、リソース共有によるモデル設計の最適化の機会を高める方法を示します。リソース共有は、ターゲット FPGA デバイスでの設計の面積使用を改善する HDL Coder の最適化です。この最適化では、機能的に等価な複数のリソースを特定し、それらを単一のリソースに置き換えます。詳細については、リソース共有を参照してください。

スクリプトを開く

クローン検出と置換によるリソース共有の改善

この例では、クローン検出器アプリを使用して、繰り返しパターンを自動的に特定して置き換える方法を示します。結果として、リソース共有を使用してモデルを最適化する機会も向上します。クローン検出器アプリは、設計内のクローンを特定し、そのクローンをライブラリ内のサブシステムブロックへのリンクに置き換えてモデルをリファクタリングします。この例では、リソース共有が最適になるようにクローン検出器アプリを使用して変更済みのモデルを使用します。これらの変更の詳細については、「設計の変更によるリソース共有の改善」を参照してください。

スクリプトを開く