Main Content

このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

最適化の基礎

階層のフラット化、遅延の均衡化、検証モデル、制限付きオーバークロック、フィードバック ループの強調表示

例および操作のヒント

HDL Coder での速度および面積の最適化

さまざまな速度および面積の最適化と、設計の最適化方法を確認。

フィードバック ループの検出

最適化を抑制するフィードバック ループの強調表示

階層のフラット化

面積と速度の最適化を拡張するためにサブシステム階層をフラットにします。

制限付きオーバークロックによる最適化

制限付きオーバークロックによる最適化とその動作

遅延の均衡化

すべてのデータ パスに一致する遅延を挿入します。

生成された HDL コードの冗長なロジックと未使用ブロッの削除

生成された HDL コードの可読性を向上し、面積の利用効率性を最適化します。

Simulink モデルの生成された HDL コードでの未接続の端子の最適化

冗長なロジックの削除と共に、未使用の端子を生成された HDL コードで最適化。

HDL Coder™ での定数演算の簡略化と設計の複雑度の低減

定数を簡略化し、数学演算を最適化する面積およびタイミングの最適化。

イネーブルベースのマルチサイクル パス制約を使用してタイミング要件を満たす

合成ツール用のイネーブルベースの制約を生成して単一クロック モードのマルチサイクル パスのタイミング要件を満たす。

概念

生成されたモデルと検証モデル

生成されるモデルは、HDL の実装アーキテクチャを示しレイテンシを含む中間モデルです。

トラブルシューティング

遅延の均衡化による数値的不一致の解決

HDL コード生成後の数値の不一致を解決する方法を説明します。

注目の例