最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。

最適化の基礎

階層のフラット化、遅延の均衡化、検証モデル、制限付きオーバークロック、フィードバック ループの強調表示

Simulink コンフィギュレーション パラメーター

例および操作のヒント

フィードバック ループの検出

最適化を抑制するフィードバック ループの強調表示

階層のフラット化

面積と速度の最適化を拡張するためにサブシステム階層をフラットにします。

制限付きオーバークロックによる最適化

制限付きオーバークロックによる最適化とその動作

遅延の均衡化

すべてのデータ パスに一致する遅延を挿入します。

設計内の冗長なロジックの削除と未接続端子の最適化

生成された HDL コードの可読性を向上し、面積の利用効率性を最適化します。

HDL Coder™ での定数演算の簡略化と設計の複雑度の低減

定数の簡略化、時間がかかる演算の高速化、いくつかの演算の結合など面積とタイミングを向上させる HDL Coder でのさまざまな最適化について説明する。

イネーブルベースのマルチサイクル パス制約を使用してタイミング要件を満たす

合成ツール用のイネーブルベースの制約を生成して単一クロック モードのマルチサイクル パスのタイミング要件を満たす。

概念

生成されたモデルと検証モデル

生成されるモデルは、HDL の実装アーキテクチャを示しレイテンシを含む中間モデルです。

トラブルシューティング

遅延の均衡化による数値的不一致の解決

HDL コード生成後の数値の不一致を解決する方法を説明します。

注目の例