速度の最適化
クリティカル パスを減らすことで、ターゲットの FPGA または SoC デバイスに合わせて設計のタイミングを改善し、クロック速度を増やします。さまざまなパイプライン手法を使用してクリティカル パスを減らすことができます。速度の最適化の概要については、HDL Coder での速度および面積の最適化を参照してください。
関数
hdlcoder.optimizeDesign | Automatic iterative HDL design optimization |
hdlcoder.supportedDevices | Show supported target hardware and device details |
クラス
hdlcoder.OptimizationConfig | hdlcoder.optimizeDesign configuration object |
ブロック
トピック
- 適応パイプライン
ターゲット デバイス、ターゲット周波数、乗算器の語長に基づくパイプラインの自動挿入。
- クロックレート パイプライン
パイプライン レジスタを低速のデータ レートではなく、高速のクロック レートで挿入する
- 分散型パイプライン方式
分散型パイプライン方式の定義、利点、およびコスト
- Distributed Pipelining Using Synthesis Timing Estimates
Use synthesis timing estimates for distributed pipelining to more accurately reflect how components function on hardware to better distribute pipelines and increase clock frequency for your target device.
- 制約付き出力パイプライン
制約付き出力パイプラインの定義と使用例
- 自動反復最適化
自動反復最適化の仕組み、前提条件、制約事項。
- 合成実行なしのクリティカル パスの推定
サードパーティ製の合成ツールを使用しないで、設計内での推定クリティカル パスを検出します。
- 適応パイプラインが必要な設計パターン
特定の設計パターンでは、タイミング要件を満たすために適応パイプライン最適化を有効にしなければなりません。
- Use Distributed Pipelining Optimization in Models with MATLAB Function Blocks
How to optimize HDL code for MATLAB Function blocks for speed by distributing design delays and generated pipeline stages.
- MATLAB Datapath アーキテクチャを使用した、MATLAB Function ブロック境界を越えた HDL 最適化
MATLAB Function ブロック内、および MATLAB Function ブロックを越えたその他の Simulink® ブロックとの間で最適化を適用する。
関連情報
トラブルシューティング
Resolve Simulation Mismatch When Pipelining with a Feedback Loop Outside the DUT
Learn how to resolve simulation mismatch issues when using pipeline optimizations with feedback loops.