FPGA インザループ
ハードウェアでの設計のテスト (HDL Verifier™ が必要)
HDL ワークフロー アドバイザーで HDL コードを生成するときには、生成したコードを FPGA ボードに読み込むことができます。オプションとして、FPGA ボード上で実行される HDL 設計と通信する、FPGA-in-the-Loop ブロックを含む、Simulink® モデルを生成することができます。モデルには、オリジナルの Simulink スティミュラス生成、動作モデル、および出力データを表示し解析するブロックも含まれます。モデルは、FPGA-in-the-Loop ブロックの出力とソース サブシステムの出力とを比較します。
この機能を使用するには、Xilinx® または Altera® FPGA ボード用の HDL Verifier サポート パッケージをインストールしなければなりません。HDL Verifier でサポートされているハードウェア (HDL Verifier)を参照してください。
クラス
hdlcoder.WorkflowConfig | Configure HDL code generation and deployment workflows |
トピック
- Simulink 向け HDL ワークフロー アドバイザーによる FIL シミュレーション (HDL Verifier)
HDL ワークフロー アドバイザーを使用して FPGA インザループ モデルを生成します。
- FPGAインザループシミュレーションワークフロー (HDL Verifier)
ブロックまたは System object™ を生成するか選択し、FIL ウィザードを使用するか HDL ワークフロー アドバイザーを使用するかを決定します。
- スクリプトを使用した HDL ワークフローの実行
HDL ワークフロー CLI コマンド スクリプトをエクスポート、インポートまたは構成する
- HDL ワークフロー コマンド ライン インターフェイス入門
HDL ワークフロー アドバイザーを使用して、コマンド ラインおよび [スクリプトへのエクスポート] オプションから HDL ワークフローを実行する。
関連情報
- FPGA インザループ (HDL Verifier)
- FPGA ボードのカスタマイズ