Main Content

このページは機械翻訳を使用して翻訳されました。ここをクリックして、元の英語を参照してください。

FPGA-in-the-Loop シミュレーションのワークフロー

FIL シミュレーションを実行するには、HDL コードが必要です。FIL ワークフローには 2 つあります。

  • 既存の HDL コード (FIL ウィザード) がある。

    メモ

    FIL ウィザードは、 Simulink® HDL Coder™ モデルから自動的に生成されたコードを含む、合成可能な HDL コードを使用します。

  • MATLAB®コードまたはSimulinkモデル、およびHDL Coderライセンス (HDL ワークフロー アドバイザー) を持っています。

    メモ

    ワークフロー アドバイザーで FIL を使用する場合、HDL Coder は読み込まれた設計から HDL コードを作成します。

どちらのワークフローでも、最初の 3 つのステップは同じです。

次のステップでは、従う予定のワークフローのリンクをクリックします。

メモ

HDL CoderのSimulink HDL ワークフロー アドバイザを使用して FIL インターフェイスを生成するには、 HDL Coderライセンスが必要です。