このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。
FPGAインザループシミュレーション
FPGAハードウェアによる検証
Xilinx® FPGA ボード上で実行されている HDL 設計と同期された Simulink® または MATLAB® シミュレーションを実行します。
トピック
- FPGAインザループ シミュレーション
FPGA インザループ (FIL) シミュレーションでは、Simulink または MATLAB ソフトウェアを使用して、既存の HDL コードの設計を実際のハードウェアでテストする機能が提供されます。
- FPGAインザループシミュレーションワークフロー
ブロックまたは System object™ を生成するか選択し、FIL ウィザードを使用するか HDL ワークフロー アドバイザーを使用するかを決定します。
関連情報
注目の例
FPGA インザループを使用した PID コントローラの HDL 実装の検証
この例では、HDL Verifier™ を使用して FPGA インザループ(FIL) アプリケーションを設定する方法を示します。
You can also select a web site from the following list:
Americas
- América Latina (Español)
- Canada (English)
- United States (English)
Europe
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)