このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。
FPGAインザループ シミュレーション
FPGAハードウェアによる検証
AMD® FPGA または SoC デバイス上で実行されている HDL 設計と同期された Simulink® または MATLAB® シミュレーションを実行します。
トピック
- FPGAインザループ シミュレーション
FPGA インザループ (FIL) シミュレーションでは、Simulink または MATLAB ソフトウェアを使用して、既存の HDL コードの設計を実際のハードウェアでテストする機能が提供されます。
- FPGAインザループシミュレーションワークフロー
ブロックまたは System object™ の生成を選択し、FIL ウィザードを使用するか HDL ワークフロー アドバイザーを使用するかを決定します。
関連情報
注目の例
FPGA インザループを使用した PID コントローラの HDL 実装の検証
この例では、HDL Verifier™ を使用して FPGA インザループ(FIL) アプリケーションを設定する方法を示します。
