MATLAB 向け HDL ワークフローアドバイザーによる FIL シミュレーション

このページは機械翻訳を使用して翻訳されました。元の英語を参照するには、ここをクリックします。

手順 1: HDLワークフローアドバイザーを起動する

MATLAB^® の HDL ワークフローアドバイザーを呼び出す手順に従います。HDL ワークフローアドバイザーのご利用の前に (HDL Coder)を参照してください。

メモ

HDL ワークフローアドバイザーを使用して HDL コードを生成するには、HDL Coder™ ライセンスが必要です。

手順 2: ターゲットを選択

Select Code Generation Target の下で、Workflow が Generic ASIC/FPGA に設定されていることを確認します。

手順 3: ワークフローを選択

HDL Verification の下で、Verify with FPGA-in-the-Loop を選択します。

手順 4: FPGAインザループオプションを選択

Generate FPGA-in-the-Loop test bench:FPGA インザループを使用したシミュレーション用のテストベンチを生成するには、このオプションを選択します。
Log outputs for comparison plots:このオプションを選択すると、リファレンスデザイン関数と FPGA の出力をログに記録してプロットできます。
Board Name: FPGA 開発ボードの 1 つを選択します。HDL Verifier™ FPGA ボードサポートパッケージをまだダウンロードしていない場合は、Get more boards を選択してください。FPGA ボードサポートパッケージをダウンロードしたら、この手順に戻ります。
FPGA-in-the-Loop Connection:FILシミュレーションの接続方法。ドロップダウンメニューのオプションは、選択したターゲットボードでサポートされている接続方法に応じて更新されます。ターゲットボードと HDL Verifier が接続をサポートしている場合は、Ethernet、JTAG、PCI Express、または USB Ethernet を選択できます。

Board IP Address と Board MAC Address:

イーサネット接続を選択すると、必要に応じてボードの IP アドレスと MAC アドレスを調整できます。

オプション	手順
ボード IP アドレス	ボードの IP アドレスがデフォルトの IP アドレス (192.168.0.2) でない場合は、このオプションを使用して IP アドレスを設定します。デフォルトのボード IP アドレス (192.168.0.2) が別のデバイスで使用されている場合、または別のサブネットが必要な場合は、次のガイドラインに従ってボード IP アドレスを変更します。サブネットアドレス (通常はボード IP アドレスの最初の 3 バイト) は、ホスト IP アドレスのサブネットと同じである必要があります。ボード IP アドレスの最後のバイトは、ホスト IP アドレスの最後のバイトと異なる必要があります。ボードの IP アドレスは、他のコンピューターの IP アドレスと競合しないものを使用しなければなりません。たとえば、ホスト IP アドレスが 192.168.8.2 の場合、192.168.8.3 が使用可能であれば、使用できます。
ボード MAC アドレス	ほとんどの場合、ボードの MAC アドレスを変更する必要はありません。複数の FPGA 開発ボードを 1 台のホストコンピューターに接続する場合は、追加ボードのボード MAC アドレスを変更して、各アドレスが一意になるようにします。ボードごとに個別の NIC が必要です。ボードの MAC アドレスを変更するには、[ボード MAC アドレス] フィールドをクリックします。コンピューターに接続されている他のデバイスに属しているアドレスとは異なるアドレスを指定します。特定の FPGA 開発ボードのボード MAC アドレスを取得するには、ボードに貼られているラベルを参照するか、製品ドキュメンテーションを参照してください。

オプション

手順

ボード IP アドレス

ボードの IP アドレスがデフォルトの IP アドレス (192.168.0.2) でない場合は、このオプションを使用して IP アドレスを設定します。

デフォルトのボード IP アドレス (192.168.0.2) が別のデバイスで使用されている場合、または別のサブネットが必要な場合は、次のガイドラインに従ってボード IP アドレスを変更します。

サブネットアドレス (通常はボード IP アドレスの最初の 3 バイト) は、ホスト IP アドレスのサブネットと同じである必要があります。
ボード IP アドレスの最後のバイトは、ホスト IP アドレスの最後のバイトと異なる必要があります。
ボードの IP アドレスは、他のコンピューターの IP アドレスと競合しないものを使用しなければなりません。
たとえば、ホスト IP アドレスが 192.168.8.2 の場合、192.168.8.3 が使用可能であれば、使用できます。

ボード MAC アドレス

ほとんどの場合、ボードの MAC アドレスを変更する必要はありません。複数の FPGA 開発ボードを 1 台のホストコンピューターに接続する場合は、追加ボードのボード MAC アドレスを変更して、各アドレスが一意になるようにします。ボードごとに個別の NIC が必要です。

ボードの MAC アドレスを変更するには、[ボード MAC アドレス] フィールドをクリックします。コンピューターに接続されている他のデバイスに属しているアドレスとは異なるアドレスを指定します。特定の FPGA 開発ボードのボード MAC アドレスを取得するには、ボードに貼られているラベルを参照するか、製品ドキュメンテーションを参照してください。

Additional files
DUT の追加ソースファイルの名前を入力します。複数の追加ソースファイルがある場合は、[...] ボタンを使用してさらに追加します。
FPGA-in-the-Loop Test Bench Simulation Settings:
HDL ワークフローアドバイザーで FIL シミュレーションを開く場合は、Simulate generated FPGA-in-the-Loop test bench のボックスをオンにします。

イーサネット経由の FIL

JTAG 経由の FIL

FIL オーバー PCI Express

手順 5: FPGAプログラミングファイルを生成し、シミュレーションを実行する

前の手順をまだ実行していない場合は、Verify with FPGA-in-the-Loop を右クリックして Run to Selected Task を選択します。それ以外の場合は、Run をクリックします。

このステップでは、FPGA ボード上で実行されるデザインへのインターフェイスを提供するカスタム hdlverifier.FILSimulation System object™ を生成し、このオブジェクトを使用して FPGA ボードに接続するテストベンチを生成します。

Simulate generated FPGA-in-the-Loop test bench を選択した場合、このステップでは FPGA プログラミングファイルを FPGA にロードし、FPGA インザループを使用して自動的に生成されたテストベンチを実行します。

Simulate generated FPGA-in-the-Loop test bench を選択しなかった場合は、カスタマイズされた toplevel_programFPGA 関数、または生成されたオブジェクトの programFPGA メソッドのいずれかを使用して、FPGA プログラミングファイルを手動でロードする必要があります。注意: ガイド付きハードウェアセットアップまたは FPGA設計ソフトウェアツールのセットアップをまだ実行していない場合は、プログラミングファイルをロードする前に実行してください。

生成された toplevel_programFPGA 関数:
```
./toplevel_fil/toplevel_programFPGA
```
programFPGA オブジェクト関数:
```
MYFIL.programFPGA
```

FPGA ボード上でデザインを実行するには、生成されたテストベンチを実行するか、生成されたオブジェクトを独自の MATLAB コードで使用します。オブジェクトへの最初の呼び出しにより、FPGA ボードとの通信が確立されます。