このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。
生成された HDL コードの検証
HDL Coder™ で生成された HDL コードを検証するためのテストベンチを生成します。
HDL Coder を使用して HDL コードを生成する場合、ツールには、生成されたコードをソースの MATLAB® または Simulink® 設計に対して自動的に検証するオプションが提供されます。HDL ワークフロー アドバイザーを使用して、コードの生成と検証をガイドします。HDL ワークフロー アドバイザーのご利用の前に (HDL Coder)およびHDL ワークフロー アドバイザーを使用したテスト ベンチの生成とコード カバレッジの有効化 (HDL Coder)を参照してください。
生成されたコードの検証用に、次の 4 種類のテストベンチを生成できます。HDL シミュレーション、コシミュレーション、FPGA インザループ (FIL)、または DPI コンポーネント。後者の 3 つのテストベンチは、HDL Verifier™ ライセンスをお持ちの場合に提供されます。生成された HDL コードのテスト ベンチの選択 (HDL Coder)を参照してください。
これらの機能は MATLAB Online™ では利用できません。
トピック
コシミュレーション
- Simulink から生成された HDL コードの自動検証
生成されたコシミュレーション モデルを使用して、生成された HDL コードを検証します。 - MATLAB から生成された HDL コードの自動検証
生成されたコシミュレーション スクリプトを使用して、生成された HDL コードを検証します。
FPGA インザループ
- Simulink 向け HDL ワークフロー アドバイザーを使用した FIL シミュレーション
HDL ワークフロー アドバイザーを使用して FPGA インザループ モデルを生成します。 - MATLAB 向け HDL ワークフロー アドバイザーによる FIL シミュレーション
HDL ワークフロー アドバイザーを使用して、FPGA インザループ System object™ とテスト ベンチを生成します。
システムVerilog DPIコンポーネント
- Verify HDL Design Using SystemVerilog DPI Test Bench (HDL Coder)
This example shows how to use SystemVerilog DPI test bench for verification of HDL code where a large data set is required.
複数のテストベンチタイプの組み合わせ
- 手書きのHDLコードと生成されたHDLコードの組み合わせを検証する
この例では、HDL コシミュレーションと FPGA インザループ (FIL) シミュレーションを使用して、生成された HDL コードとレガシー HDL コードを含む HDL 設計を検証します。 - MATLAB から HDL へのワークフローにおけるコシミュレーションと FPGA インザループ
この例では、MATLAB® から HDL への HDL コード生成ワークフローのステップとして、HDL コシミュレーションと FPGA インザループを使用して、生成された HDL コードを検証する方法を示します。 - MATLAB から HDL へのワークフローにおけるソーベル エッジ検出アルゴリズムの検証 (HDL Coder)
この例では、MATLAB HDL Coder™ ワークフロー アドバイザーを使用してソーベル エッジ検出アルゴリズム用の MATLAB® 設計の HDL 生成および検証を示します。
関連情報
- 検証 (HDL Coder)
