Simulinkから生成された HDL コードの自動検証

このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

自動検証機能は、HDL ワークフローアドバイザーを使用した HDL コシミュレーションのワークフローの一部として検証を統合します。このワークフロー中に、 Simulink^® はHDL コシミュレーション用のテストベンチモデルを生成します。このテストベンチモデルは、生成された HDL DUT 出力 ( HDL Cosimulationブロックから) を元のSimulinkブロックの出力と比較します。このステップでは、このテストベンチが自動的に実行され、合否情報が返されます。HDL DUT の出力がテストベンチの元のSimulinkブロックの出力と一致する場合、テストは合格です。

この機能には、 HDL Coder™およびHDL Verifier™ライセンスが必要です。

モデルの HDL ワークフローアドバイザーを開くには、 APPS Simulink タブを選択し、 HDL Coderを選択します。 (HDL Coder)次に、「Workflow Advisor」ボタンをクリックします。
ステップ 1.1、 Generic ASIC/FPGAを選択します。
2、 Prepare Model For HDL Code Generationの下のすべてのステップを実行します。
ステップ 3.1 ( Set HDL Options)で、「HDL Code Generation Settings」をクリックして、「HDL Code Generation」ペインの構成パラメーターを開きます。
HDL 言語を設定し、 Test BenchでCosimulation modelを選択します。次に、HDL シミュレータのSimulation toolをMentor Graphics ModelSim、 Cadence Incisive、または Xilinx Vivado Simulatorに設定します。「OK」をクリックして、「HDL Workflow Advisor」ウィンドウに戻ります。
ステップ 3.2 のGenerate RTL Code and Testbenchで、 Generate test benchを選択します。これを選択すると、ステップ 3.3 が表示されます。「Run This Task」をクリックして、RTL コードとテストベンチを生成します。
ステップ 3.3 で、 Run This Taskをクリックします。HDL ワークフローアドバイザーとHDL Verifier は、 HDL シミュレーターとSimulinkテストベンチ間の協調シミュレーションを使用して、生成された HDL を検証します。関連するステータスメッセージはすべて、HDL ワークフローアドバイザーのステータスウィンドウに表示されます。