Main Content

このページは機械翻訳を使用して翻訳されました。元の英語を参照するには、ここをクリックします。

Simulink から生成された HDL コードの自動検証

自動検証機能は、HDL ワークフロー アドバイザーを使用して、HDL コシミュレーションのワークフローの一部として検証を統合します。このワークフローでは、Simulink® は HDL 協調シミュレーション用のテストベンチ モデルを生成します。このテスト ベンチ モデルは、生成された HDL DUT 出力 (HDL Cosimulation ブロックから) を元の Simulink ブロック出力と比較します。このステップでは、このテストベンチが自動的に実行され、合格/不合格情報が返されます。HDL DUT の出力がテストベンチ内の元の Simulink ブロックの出力と一致する場合、テストは合格となります。

この機能には、HDL Coder™ および HDL Verifier™ ライセンスが必要です。

  1. モデルの HDL ワークフロー アドバイザーを開くには、Simulink ツールストリップの APPS タブを選択し、HDL Coder (HDL Coder) を選択します。次に、Workflow Advisor ボタンをクリックします。

  2. ステップ1.1、Generic ASIC/FPGAを選択します。

  3. 2、Prepare Model For HDL Code Generation の下のすべての手順を実行します。

  4. ステップ 3.1 の Set HDL Options で、HDL Code Generation Settings をクリックして、HDL Code Generation ペインで構成パラメータを開きます。

  5. HDL 言語を設定し、Test Bench の下で Cosimulation model を選択します。次に、HDL シミュレータの Simulation tool を Mentor Graphics ModelSim、Cadence Incisive、または Xilinx Vivado Simulator に設定します。OK をクリックすると HDL Workflow Advisor ウィンドウに戻ります。

  6. ステップ 3.2 の Generate RTL Code and Testbench で、Generate test bench を選択します。この選択により、ステップ 3.3 が表示されます。Run This Task をクリックして、RTL コードとテストベンチを生成します。

  7. ステップ 3.3 で、Run This Task をクリックします。HDL ワークフロー アドバイザーと HDL Verifier は、HDL シミュレータと Simulink テスト ベンチ間のコシミュレーションを使用して、生成された HDL を検証します。関連するステータス メッセージは、HDL ワークフロー アドバイザーのステータス ウィンドウに表示されます。