Simulink コシミュレーション

この例では、固定小数点 Viterbi デコーダーを実装するための HDL コードを生成および検証する方法を示します。

この例では、HDL コシミュレーション ブロック内のさまざまなタイムスケール設定を示し、これらが Simulink® と HDL シミュレータのタイミング関係にどのように影響するかを説明します。シンプルな Verilog パリティ チェック モデルを使用して、Simulink とコシミュレーションに使用される HDL シミュレータ (ModelSim® または Xcelium™) のタイミング関係を示します。

この例では、6 次スクランブラーの HDL 実装の検証を示します。スクランブラーは、通信システムでビットをシャッフルして送信信号の遷移をランダム化するために使用されます。スクランブルの目的の 1 つは、送信信号内の 0 または 1 の文字列の長さを短縮することです。0 または 1 の文字列が長いと、送信同期の問題が発生する可能性があるためです。スクランブリングは安価な暗号化技術としても使用できます。この例は 2 つのモデルで構成されています。最初のモデル scrambler_frame は HDL 実装を検証し、2 番目のモデル scrambler_fsk は通信チャネルの一部として HDL スクランブラーを使用します。

HDL Verifier™ を使用すると、Simulink® と Xilinx® Vivado® シミュレータの IP コア間のコシミュレーションを設定できます。このセットアップにより、システムに Xilinx IP 実装を含めるように Simulink アルゴリズムを設計し、Simulink をテストベンチとして使用することができます。IP コアを検証するには、Simulink の特殊な刺激および視覚化スコープを使用できます。

この例では、MATLAB® を使用してバッチ モードで HDL シミュレータを起動し、HDL Verifier™ HDL コシミュレーション ブロックを使用して Simulink® とのコシミュレーションを実行する方法を示します。

この例では、HDL Verifier と Simulink を使用したマンチェスター エンコーダーの検証を示します。マンチェスター符号化は、ベースバンド デジタル データを DC 成分のない符号化された波形に変換する単純な変調方式です。この技術の最も広く知られている応用例はイーサネットです。

この例では、マンチェスター エンコーダーの検証を示します。マンチェスター符号化は、ベースバンド デジタル データを DC 成分のない符号化された波形に変換する単純な変調方式です。この技術の最も広く知られている応用例はイーサネットです。

この例では、マンチェスター符号化データのデジタル受信機をシミュレートします。マンチェスター符号化は、ベースバンド デジタル データを DC 成分のない符号化された波形に変換する単純な変調方式です。この技術の最も広く知られている応用例はイーサネットです。

この例では、混合 HDL 言語、VHDL、および Verilog を使用してマンチェスター エンコーダーを検証する方法を示します。マンチェスター符号化は、ベースバンド デジタル データを DC 成分のない符号化された波形に変換する単純な変調方式です。この技術の最も広く知られている応用例はイーサネットです。

Sobel エッジ検出アルゴリズムに適用されたトップダウン設計方法論。

この例では、Simulink® サンプル時間と HDL クロックおよびリセットの関係を示します。この例では、HDL Verifier™ を使用して同期 Verilog パリティ チェック モジュールをコシミュレートします。例には次の内容も含まれています。

Design a FPGA implementation-ready CA-CFAR detector.

Develop a monopulse technique to perform digital down-conversion (Part 2).

この例では、コシミュレーションを使用してビデオ処理アルゴリズムを検証し、FPGA インザループ (FIL) を使用してこのプロセスを高速化する方法を示します。このプロセスでは、RGB ビデオ入力を 24 フレーム/秒 (FPS) でシャープ化する単純なシステムを分析します。FIR フィルターを使用して RGB ビデオ フィードを強化します。次に、設計を検証するために、HDL Verifier™ Toolbox に用意されているシミュレータベースおよびハードウェアベースの検証機能を活用します。