このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

混合設計 (Verilog と VHDL) を使用したマンチェスター レシーバー

この例では次を使用します。

スクリプトを開く

この例では、混合 HDL 言語、VHDL、および Verilog を使用してマンチェスター エンコーダーを検証する方法を示します。マンチェスター符号化は、ベースバンド デジタル データを DC 成分のない符号化された波形に変換する単純な変調方式です。この技術の最も広く知られている応用例はイーサネットです。

このモデルは、マンチェスター符号化データの純粋なデジタル受信機をシミュレートします。受信機は VHDL/Verilog で実装されています。受信機は、受信データ ストリームにロックするために複数のサイクルを必要とする単純な DLL クロック回復メカニズムを使用します。受信機のパフォーマンスは、単純な MATLAB ® 関数 manchesterencoder() を使用してエンコードされたランダムに生成されたビット ストリームに位相および周波数エラーを適用することによって調査されます。

実際のVHDL/Verilogコードは、「Mixed HDL Manchester Receiver」と呼ばれるコシミュレーションブロックを使用してModelSim®/Xcelium®で実行されます。

この例では、下位レベルのブロックには VHDL 実装が使用され、上位レベルのブロック実装は Verilog で行われます。一部の信号は Verilog で接続され、その他の信号は HDL Cosimulation ブロックのポート ペインを介して VHDL で接続されます。HDL 言語の違いにもかかわらず、接続の構文は一貫しています。また、ここではポート ペインが、実際には最上位モジュールのポートではない HDL 信号に接続するために使用されていることにも注意してください。実際、HDL Verifier コシミュレーション ブロックによって、HDL 階層の任意のレベルの信号に接続できます。

HDL ブロックの実装に使用される言語:

  • トップレベル（マンチェスター）：Verilog

  • デコーダ：VHDL

  • IQコンバーター:VHDL

  • 状態カウンタ:VHDL

実際の VHDL および Verilog コードは HDL シミュレータで実行され、その実行は「Mixed HDL Manchester Receiver」と呼ばれる HDL Cosimulation コシミュレーション ブロックの動作として Simulink に表示されます。

ModelSim® 混合言語モデルを開きます。

Xcelium® 混合言語モデルを開きます。