このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

HDL Verifier

HDL シミュレータと FPGA ボードを使用して Verilog と VHDL をテストおよび検証する

HDL Verifier™ を使用すると、FPGA、ASIC、SoC の VHDL® および Verilog® 設計をテストおよび検証できます。Siemens® Questa™ または ModelSim™、Cadence® Xcelium™、Synopsys® VCS®、および AMD® Vivado® シミュレータとのコシミュレーションを使用して、MATLAB® または Simulink® で実行されるテストベンチで RTL を検証できます。これらの同じテストベンチを FPGA 開発ボードで再利用して、ハードウェア実装を検証できます。

HDL Verifier は、RTL テストベンチおよび完全な Universal Verification Methodology (UVM) 環境用の SystemVerilog 検証モデルを生成します。これらのモデルは、SystemVerilog ダイレクト プログラミング インターフェイス (DPI) を介して、Questa、Xcelium、VCS、および Vivado シミュレータでネイティブに実行されます。

HDL Verifier は、MATLAB の AMD、Intel®、および Microchip ボード上の実装をデバッグおよびテストするためのツールを提供します。設計にプローブを挿入し、トリガー条件を設定して内部信号を MATLAB にアップロードし、視覚化と分析を行うことができます。

Workflow chart showing HDL Verifier on the left, with arrows leading to three workflows: 1. Algorithm Verification, 2. FPGA debug, 3. Verification IP Export

HDL Verifier 入門

HDL Verifier の基礎を学ぶ

アルゴリズム検証

FPGAまたはHDLシミュレーションと同期してMATLABまたはSimulinkを実行する

FPGAデバッグ

FPGAボードをMATLABまたはSimulinkに接続してハードウェア設計をデバッグする

検証IPのエクスポート

ASICおよび高度なFPGA設計用のテストベンチを生成する

生成された HDL コードの検証

HDL Coder™ で生成された HDL コードを検証するためのテストベンチを生成します。

HDL Verifier でサポートされているハードウェア

AMD、Intel、Microchip FPGA および SoC デバイスなどのサードパーティ ハードウェアのサポート