このページは機械翻訳を使用して翻訳されました。元の英語を参照するには、ここをクリックします。

アルゴリズム検証

FPGAまたはHDLシミュレーションと同期してMATLAB®またはSimulink®を実行する

HDL シミュレータまたは FPGA と MATLAB または Simulink の間に通信リンクを作成します。

  • FPGA-in-the-Loop (FIL) を使用すると、Intel®、 Microchip、または AMD® FPGA ボード上で実行されている HDL 設計と同期された Simulink または MATLAB シミュレーションを実行できます。

  • HDLコシミュレーションを使用すると、HDL シミュレータでシミュレートする HDL 設計と同期された Simulink または MATLAB シミュレーションを実行できます。

これらの機能により、次のことが可能になります。

  • モデルを HDL 実装に対して直接検証します。

  • HDL コードのテスト信号とテストベンチを作成します。

  • HDL シミュレーションで動作モデルを参照として使用します。

  • 分析および視覚化機能を使用して、HDL 実装をリアルタイムで把握します。

  • 新しいモデルを既存の HDL 設計に統合します。

  • MATLAB または Simulink からのデータとテストシナリオを FPGA 上の HDL デザインに適用します。

これらの機能は MATLAB Online™ では利用できません。

FIL シミュレーションを使用する前に、ボードのサポート パッケージをダウンロードする必要があります。FPGAボードサポートパッケージをダウンロードを参照してください。

カテゴリ