このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。
Simulink コシミュレーション
はじめに、Simulink テストベンチで HDL モジュールを検証するを参照してください。
ブロック
| HDL Cosimulation | Simulink を HDL シミュレータに接続して HDL 設計をコシミュレーションする |
| To VCD File | 値変更ダンプ (VCD) ファイルを生成する |
アプリ
| HDL Verifier | HDL検証アーティファクトを生成し、Simulinkサブシステムから検証ワークフローに従う |
| Cosimulation Wizard | 既存のHDLファイルからコシミュレーションブロックまたはSystem objectを生成する |
関数
オブジェクト
cosimulationConfiguration | HDLコシミュレーションワークフローを構成する (R2022b 以降) |
トピック
起動と接続
- HDLコシミュレーションのセットアップ
HDL コードを MATLAB® または Simulink デザインと協調シミュレーションするには、まず次の手順を実行する必要があります。 - サポートされているEDAツールとハードウェア
サポートされているサードパーティの EDA ソフトウェアと FPGA ボードのリスト。 - Simulink でコシミュレーション用の HDL シミュレータを起動します
HDL シミュレータと Simulink 間の接続を設定します。 - TCP/IP ソケット ポート
TCP/IP ソケット ポートを選択するための指示を提供します。 - クロスネットワークコシミュレーション
ローカル ネットワーク全体でコシミュレーションを実行するための手順を提供します。
テストベンチ
- Simulink HDL コシミュレーションを始める
Simulink ® 環境で Cosimulation Wizard を使用して HDL Verifier ™ アプリケーションをセットアップします。 - テストベンチとしてのSimulink
HDL Verifier™ ブロックを Simulink 設計に統合するプロセスの概要を説明します。 - Simulink コシミュレーション テスト ベンチを作成する
HDL Verifier ソフトウェアで使用するために、Simulink をテストベンチとしてコシミュレーションするコードを記述して実行する手順。 - Simulink テストベンチで HDL モジュールを検証する
Simulink を使用して単純な VHDL® モデルを検証する HDL Verifier セッションを設定します。
生成された HDL コードをコシミュレーション テストベンチで検証する (HDL Coder ライセンスが必要)
- HDL ワークフロー アドバイザーを使用したテスト ベンチの生成とコード カバレッジの有効化 (HDL Coder)
HDL ワークフロー アドバイザーを使用して生成された HDL コード用にテスト ベンチとコード カバレッジを生成します。 - Simulink から生成された HDL コードの自動検証
生成されたコシミュレーション モデルを使用して、生成された HDL コードを検証します。
コンポーネントアルゴリズム
- Simulink によるコンポーネントシミュレーション
ブロックを Simulink 設計に統合するプロセスの概要を説明します。 - コンポーネントコシミュレーション用のSimulinkモデルを作成する
ソフトウェアで使用するために、Simulink をコンポーネントとしてコシミュレーションをコーディングおよび実行するために必要な手順の概要を示します。
Simulink とのコシミュレーション
- HDL コシミュレーション
HDL Verifier ソフトウェアは、MATLAB 関数、MATLAB System object™、および Simulink ブロックのライブラリで構成されており、これらすべてが HDL シミュレータと MATLAB または Simulink 間の通信リンクを確立します。 - コシミュレーションの実行
HDL モジュールを表す関数またはブロックを生成した後の次の手順。 - 協調シミュレーション用の HDL コードのインポートの準備
協調シミュレーションを準備し、HDL コードを関数、System object、またはブロックとして協調シミュレーションするかどうかを選択します。 - HDL コシミュレーション ブロックの HDL コードをインポートする
HDL コードをコシミュレーションするための Simulink ブロックを生成します。 - Simulinkコシミュレーションセッションを実行する
HDL モジュールのコシミュレーションを含むテストベンチまたはアルゴリズムを実行します。 - HDL Cosimulation 設計サポート ファイルの再配置
モデル共有のために HDL コシミュレーション設計サポート ファイルを再配置します。 - コシミュレーションで HDL パラメータを使用する
コシミュレーションでは Verilog パラメータまたは VHDL ジェネリックを使用します。
HDLシミュレータとの連携
- シミュレーションのタイムスケール
シミュレーション時間の表現は、HDL シミュレータと Simulink では大きく異なります。 - クロック、リセット、およびイネーブル信号
コシミュレーションでモデルに内部刺激を適用する立ち上がりエッジまたは立ち下がりエッジのクロック、リセット、またはクロック イネーブル信号を作成できます。 - シミュレーション速度向上のヒント
コシミュレーション パフォーマンスを最適化するための提案を提供します。 - フレームベースの HDL コシミュレーション
HDL コシミュレーション用のフレームベース処理。 - サポートされているデータ型
HDL アプリケーションで HDL データを MATLAB 関数または Simulink ブロックに送信する必要がある場合は、まずデータを MATLAB および HDL Verifier ソフトウェアでサポートされている型に変換する必要があります。 - HDL シミュレータにおける競合状態
MATLAB および Simulink ソフトウェアを使用したハードウェア共同シミュレーションで競合状態を回避する方法について説明します。
後処理のための信号状態遷移の記録
- 値変更ダンプ (VCD) ファイルを追加する
値変更ダンプ (VCD) ファイルは、シミュレーション セッション中に信号の値などの変数値の変更をファイルに記録します。 - Simulink 信号と HDL 信号を視覚的に比較する
コシミュレーションで使用するために、Simulink モデルに To VCD File ブロックを追加するための基本的な手順を説明します。
注目の例
HDL コシミュレーションを使用したビタビデコーダの検証
この例では、固定小数点 Viterbi デコーダーを実装するための HDL コードを生成および検証する方法を示します。
タイムスケール:絶対的、相対的、自動的
この例では、HDL コシミュレーション ブロック内のさまざまなタイムスケール設定を示し、これらが Simulink® と HDL シミュレータのタイミング関係にどのように影響するかを説明します。シンプルな Verilog パリティ チェック モデルを使用して、Simulink とコシミュレーションに使用される HDL シミュレータ (ModelSim® または Xcelium™) のタイミング関係を示します。
Communications Toolbox を使用したフレームベースのスクランブラー
この例では、6 次スクランブラーの HDL 実装の検証を示します。スクランブラーは、通信システムでビットをシャッフルして送信信号の遷移をランダム化するために使用されます。スクランブルの目的の 1 つは、送信信号内の 0 または 1 の文字列の長さを短縮することです。0 または 1 の文字列が長いと、送信同期の問題が発生する可能性があるためです。スクランブリングは安価な暗号化技術としても使用できます。この例は 2 つのモデルで構成されています。最初のモデル scrambler_frame は HDL 実装を検証し、2 番目のモデル scrambler_fsk は通信チャネルの一部として HDL スクランブラーを使用します。
Vivado FFT IP コアを Simulink でコシミュレーションする
HDL Verifier™ を使用すると、Simulink® と Xilinx® Vivado® シミュレータの IP コア間のコシミュレーションを設定できます。このセットアップにより、システムに Xilinx IP 実装を含めるように Simulink アルゴリズムを設計し、Simulink をテストベンチとして使用することができます。IP コアを検証するには、Simulink の特殊な刺激および視覚化スコープを使用できます。
マンチェスター受信機のバッチモードコシミュレーション
この例では、MATLAB® を使用してバッチ モードで HDL シミュレータを起動し、HDL Verifier™ HDL コシミュレーション ブロックを使用して Simulink® とのコシミュレーションを実行する方法を示します。
マンチェスター受信機（絶対時間モード）
この例では、HDL Verifier と Simulink を使用したマンチェスター エンコーダーの検証を示します。マンチェスター符号化は、ベースバンド デジタル データを DC 成分のない符号化された波形に変換する単純な変調方式です。この技術の最も広く知られている応用例はイーサネットです。
Communications Toolbox を使用したマンチェスター レシーバー
この例では、マンチェスター エンコーダの検証を示します。マンチェスター符号化は、ベースバンド デジタル データを DC 成分のない符号化された波形に変換する単純な変調方式です。この技術の最も広く知られている応用例はイーサネットです。
複数のコシミュレーションブロックを使用したマンチェスター受信機
この例では、マンチェスター符号化データのデジタル受信機をシミュレートします。マンチェスター符号化は、ベースバンド デジタル データを DC 成分のない符号化された波形に変換する単純な変調方式です。この技術の最も広く知られている応用例はイーサネットです。
混合設計 (Verilog と VHDL) を使用したマンチェスター レシーバー
この例では、混合 HDL 言語、VHDL、および Verilog を使用してマンチェスター エンコーダーを検証する方法を示します。マンチェスター符号化は、ベースバンド デジタル データを DC 成分のない符号化された波形に変換する単純な変調方式です。この技術の最も広く知られている応用例はイーサネットです。
Computer Vision Toolbox による Sobel エッジ検出アルゴリズム
Sobel エッジ検出アルゴリズムに適用されたトップダウン設計方法論。
HDL クロックとリセットを Simulink サンプル時間と関連付ける
この例では、Simulink® サンプル時間と HDL クロックおよびリセットの関係を示します。この例では、HDL Verifier™ を使用して同期 Verilog パリティ チェック モジュールをコシミュレートします。例には次の内容も含まれています。
FPGA-Based Cell-Averaging Constant False Alarm Rate (CA-CFAR) Detector
Design a FPGA implementation-ready CA-CFAR detector.
FPGA-Based Monopulse Technique: Code Generation
Develop a monopulse technique to perform digital down-conversion (Part 2).
コシミュレーションと FPGA インザループによるビデオ アルゴリズムの検証と高速化
この例では、コシミュレーションを使用してビデオ処理アルゴリズムを検証し、FPGA インザループ (FIL) を使用してこのプロセスを高速化する方法を示します。このプロセスでは、RGB ビデオ入力を 24 フレーム/秒 (FPS) でシャープ化する単純なシステムを分析します。FIR フィルターを使用して RGB ビデオ フィードを強化します。次に、設計を検証するために、HDL Verifier™ Toolbox に用意されているシミュレータベースおよびハードウェアベースの検証機能を活用します。
Get Started with Simulink HDL Cosimulation for Synopsys VCS
Cosimulate an HDL design with Simulink and Synopsys® VCS® simulator.
