このページは機械翻訳を使用して翻訳されました。元の英語を参照するには、ここをクリックします。

Simulink HDL コシミュレーションを始める

この例では次を使用します。

Simulink® 環境で Cosimulation Wizard を使用して HDL Verifier™ アプリケーションをセットアップします。

コシミュレーションウィザードは、MATLAB® または Simulink® とハードウェア記述言語 (HDL) シミュレータ間のコシミュレーションを設定するプロセスをガイドするグラフィカルユーザーインターフェイス (GUI) です。

この例では、Simulink と HDL シミュレータを使用して、Verilog で記述されたレイズドコサインフィルターの設計を検証します。レイズドコサインフィルタは、デジタル通信システムのパルス整形フィルタとしてよく使用されます。変調パルスの入力に対して符号間干渉 (ISI) は発生しません。

このレイズドコサインフィルタの機能を検証するために、Simulink テストベンチが提供されています。このテストベンチは、テスト対象の HDL 設計 (DUT) への入力を生成し、入力と出力の両方の波形をプロットします。

コシミュレーションウィザードは、このレイズドコサインフィルターの提供された Verilog ファイルを入力として受け取ります。また、各ステップでコシミュレーションを設定するために必要なユーザー入力も収集します。例の最後に、コシミュレーションウィザードは、Simulink モデルの HDL 設計を表す Simulink ブロック、HDL 設計をコンパイルする MATLAB スクリプト、およびコシミュレーション用に HDL シミュレーターを起動する MATLAB スクリプトを生成します。シミュレーション中、この HDL フィルターの入力波形と出力波形を Simulink で確認できます。

要件と前提条件

この例では、レジスタ転送レベル (RTL) 設計を検証するために、Simulink とこれらの HDL シミュレーターのいずれかが必要です。

Xilinx® の Vivado® シミュレータ
Mentor Graphics® の ModelSim® または Questa®
Cadence® の Xcelium®

協調シミュレーションウィザードを起動

モデルから Cosimulation Wizard を起動するには、Simulink ツールストリップの Apps タブを選択し、HDL Verifier をクリックします。このアクションにより、HDL Verifier タブが Simulink ツールストリップに追加されます。次に、モードセクションで、HDL コシミュレーションを選択します。Cosim ブロックの生成 セクションで HDL ファイルのインポート をクリックします。

コシミュレーションウィザードを使用して HDL コシミュレーションブロックを構成する

コシミュレーションタイプ ページで、次の手順を実行します。

1.a)。ModelSim または Questa を使用している場合は、HDL シミュレータ オプションを ModelSim のままにしておきます。

b)。Xcelium を使用している場合は、HDL シミュレータ オプションを Xcelium に変更します。

c)。Vivado シミュレータを使用している場合は、HDL シミュレータ オプションを Vivado Simulator に変更します。

2. HDL シミュレータ実行ファイルがシステムパスに表示される場合は、デフォルトオプション システムパス上の HDL シミュレータ実行ファイルを使用する オプションのままにします。これらの実行可能ファイルがパス上に表示されない場合は、参照ボタンをクリックして、これらの実行可能ファイルの場所を指定します。

次へをクリックして、HDL ファイルページに進みます。

HDL ファイル ページで、次の手順を実行します。

追加をクリックし、Verilog の場合は rcostflt_rtl.v、VHDL の場合は rcosflt_rtl.vhd を選択します。
ファイルリスト内のファイルを確認し、ファイルの種類が期待どおりに識別されていることを確認します。

次へをクリックして、HDL コンパイルページに進みます。

HDL コンパイル ページで、コシミュレーションウィザードはコンパイルコマンドウィンドウにデフォルトのコマンドを一覧表示します。このチュートリアルではこれらのコマンドを変更する必要はありません。

独自のコードを使用して Cosimulation Wizard を実行する場合、このウィンドウでコンパイルコマンドを追加または変更できます。

次の図は、ModelSim のコンパイルコマンドを示しています。

次へをクリックして、HDL モジュールペインに進みます。これにより、コンパイルがトリガーされます。MATLAB コンソールにコンパイルログが表示されます。コンパイル中にエラーが発生した場合、そのエラーはステータス領域に表示されます。

シミュレーションオプション ペインで、次の手順を実行します。

ModelSim または Xcelium

協調シミュレーションの HDL モジュール/エンティティの名前を指定します。ドロップダウンリストからrcosflt_rtlを選択します。このモジュールは、コシミュレーションに使用する Verilog/VHDL モジュールです。ドロップダウンリストに rcosflt_rtl が表示されない場合は、ファイル名を手動で入力できます。
接続方法では、ファイアウォールポリシーで TCP/IP ソケット通信が許可されていない場合は、Shared Memory を選択します。

パラメータファイル セクションを空白のままにすると、ウィザードはデフォルト値を含むパラメータファイルを作成します。ファイルを編集して、デフォルトのパラメータ値を上書きできます。

Vivado シミュレータ

デフォルトでは、モジュールの名前は rcosflt_rtl に設定されています。このモジュールは、コシミュレーションに使用する Verilog/VHDL モジュールです。
この例では、デバッグ内部信号をoffに設定し、HDL 時間精度を1psに設定します。

次へをクリックして、Simulink ポートペインに進みます。コシミュレーションウィザードは、指定された HDL モジュールとシミュレーションオプションを使用して、バックグラウンドコンソールで HDL シミュレーターを起動します。ウィザードが HDL シミュレータを起動すると、ウィザードは Verilog/VHDL モジュール rcosflt_rtl の入力ポートと出力ポートを設定し、次のステップで表示します。

ポートタイプの指定 ステップでは、コシミュレーションウィザードに、rcostflt_rtl の入力ポートと出力ポートをそれぞれ含む 2 つのテーブルが表示されます。

コシミュレーションウィザードは、各ポートのポートタイプを識別しようとします。ウィザードがポートを誤って識別した場合は、これらのテーブルを使用してポートタイプを変更できます。

入力ポートは、Clock、Reset、Input、Unused から選択できます。HDL Verifier は、コシミュレーション中に Inputs から Simulink とマークされた入力ポートのみを接続します。
HDL Verifier は、コシミュレーション中に Output とマークされた出力ポートを Simulink に接続します。ウィザードと Simulink は、コシミュレーション中に Unused とマークされた出力ポートを無視します。
Clock および Reset として識別される信号のパラメータは、後の手順で変更できます。

デフォルトのポートタイプを受け入れ、次へをクリックして、出力ポートの詳細ページに進みます。

出力ポートの詳細ページで、次の手順を実行します。

バックプロパゲーションを介して継承するには、filter_out から -1 のサンプル時間を設定します。
Verilog コードから、Cosimulation Wizard が出力を sfix34_En29 形式で表していることがわかります。次のフィールドを変更します。

データ型を Fixedpoint に変更
Signed にサイン
分数の長さを 29 にする

次へをクリックして、クロック/リセットの詳細ページに進みます。

クロック/リセットページで、次の手順を実行します。

ModelSim または Xcelium

HDL 時間単位を ns に設定します。
クロック周期を 20 に設定します。
アクティブエッジを Rising のままにするか、設定します。
リセット初期値を 1 のままにするか、1 に設定します。
リセット信号の持続時間を 15 に設定します。

Vivado シミュレータ

HDL 時間単位を ps に設定します。
クロック周期を 20 に設定します。
アクティブエッジを Rising のままにするか、設定します。
リセット初期値を 1 のままにするか、1 に設定します。
リセット信号の持続時間を 15 に設定します。

次へをクリックして、開始時間の調整ページに進みます。

開始時間アライメントページには、クロック信号とリセット信号の波形のプロットが表示されます。コシミュレーションウィザードは、コシミュレーションを開始する HDL 時間を赤い線で表示します。開始時間は、Simulink が HDL シミュレータから最初の入力サンプルを取得する時間でもあります。

開始時間の調整ページで、調整を設定します。私たちのクロックのアクティブエッジは立ち上がりエッジです。したがって、ModelSim または Xcelium では 20 ns (Vivado シミュレータでは 20 ps) の時点で、レイズドコサインフィルタの登録された出力は安定します。競合状態は存在せず、コシミュレーションを開始するためのデフォルトの HDL 時間は、このシミュレーションに必要なものです。開始時間を変更する必要はありません。

次へをクリックして、ブロック生成に進みます。

HDL コシミュレーションブロックを生成する前に、コシミュレーションウィザードを終了する前にタイムスケールを決定するオプションがあります。あるいは、後でタイムスケールを計算するように HDL Verifier に指示することもできます。検証ソフトウェアによるタイムスケールの計算は、生成された HDL コシミュレーションブロックのすべての入力/出力ポートを接続してシミュレーションを開始した後に行われます。

ブロック生成ページで、次の手順を実行します。

ModelSim または Xcelium

シミュレーション開始時にタイムスケールを自動的に決定するを選択したままにします (デフォルト)。後で、シミュレーションを開始する前に、計算されたタイムスケールを表示し、その値を変更する機会があります。

Vivado シミュレータ

シミュレーション開始時にタイムスケールを自動的に決定するのチェックを外し、HDL シミュレーターで Simulink の 1 秒が 2e-11 s に相当 するようにタイムスケールを設定します。

コシミュレーションウィザードセッションを完了するには、[完了] をクリックします。

HDL設計を検証するためのテストベンチを作成する

この例では、Simulink テストベンチモデル rcosflt_tb が提供されています。コシミュレーションウィザードで [完了] をクリックすると、Simulink によってモデルキャンバスの中央に次の項目が挿入されます。

HDLコシミュレーションブロック
HDL デザインを再コンパイルするためのブロック (ブロックをダブルクリックすると起動されるスクリプトへのリンクが含まれています)
HDL シミュレータを起動するブロック (ブロックをダブルクリックすると起動されるスクリプトへのリンクが含まれています) (Modelsim および Xcelium のみ)

HDL コシミュレーションブロックを配置して、定数ブロックと変換ブロックが HDL コシミュレーションブロックへの入力として並び、バスが出力として並ぶようにします。ブロックを結線します。モデルは次の図のようになります。

コシミュレーションを実行してHDL設計を検証する

ModelSim または Xcelium

Launch HDL Simulator というラベルの付いたブロックをダブルクリックして、HDL シミュレーターを起動します。
HDL シミュレータの準備ができたら、Simulink に戻ってシミュレーションを開始します。
タイムスケールを決定します。コシミュレーションウィザードの最後のページで、シミュレーション開始時にタイムスケールを自動的に決定する オプションを選択したことを思い出してください。これを実行すると、HDL Verifier はシミュレーションを開始する代わりに、タイムスケールの詳細グラフィカルインターフェイスを起動します。HDL シミュレータと Simulink は両方とも filter_in ポートと filter_out ポートを 1 秒間隔でサンプリングします。ただし、HDL シミュレータでのサンプル時間はクロック周期 (20 ns) と同じである必要があります。/rcosflt_rtl/clk の Simulink サンプル時間を 1 (秒) に変更し、Enter を押します。その後、ウィザードはテーブルを更新します。次の図は新しいタイムスケールを示しています。Simulink の 1 秒は、HDL シミュレータの 2e-008 秒に相当します。

OK をクリックして、タイムスケールの詳細ダイアログを閉じます。Simulink シミュレーションを再起動し、テストベンチモデルのスコープからの結果を確認します。

Vivado シミュレータ

Simulink ツールストリップの シミュレーション タブで、実行をクリックしてシミュレーションを開始します。Simulink ブロックは共有 DLL を使用して単一のプロセスを実行するため、HDL シミュレーションには個別のプロセスはありません。

スコープには、レイズドコサインフィルターへの入力の遅延バージョンとそのフィルターの出力の両方が表示されます。このフィルタ出力を直接サンプリングすると、シンボル間干渉は発生しません。

Simulink HDL コシミュレーションを始める

要件と前提条件

協調シミュレーションウィザードを起動

コシミュレーションウィザードを使用して HDL コシミュレーションブロックを構成する

HDL設計を検証するためのテストベンチを作成する

コシミュレーションを実行してHDL設計を検証する

参考