このページは機械翻訳を使用して翻訳されました。元の英語を参照するには、ここをクリックします。

サポートされているEDAツールとハードウェア

協調シミュレーションの要件

• Cadence Xcelium 要件

• Mentor Graphics Questa および ModelSim の使用要件

• Vivado シミュレータの要件

始めるには、MATLAB-HDL シミュレータ接続の設定 または Simulink でコシミュレーション用の HDL シミュレータを起動します を参照してください。

Cadence Xcelium 要件

MATLAB^® と Simulink^® は、HDL Verifier™ を使用した Cadence^® 検証ツールをサポートします。コシミュレーションでは、Xcelium™ の 64 ビット バージョンのみがサポートされます。現在のリリースに対して完全にテストされたこの推奨バージョンを使用してください。

• Xcelium 2022.09

HDL Verifier 共有ライブラリ (liblfihdls*.so、liblfihdlc*.so) は、Cadence Xcelium シミュレータ プラットフォーム ディストリビューションに含まれる gcc を使用して構築されます。独自のアプリケーションを構築する場合は、使用している gcc のバージョンと一致するライブラリのバージョンを選択してください。独自のアプリケーションを構築およびリンクする方法の詳細については、HDL シミュレータのドキュメントを参照してください。

Mentor Graphics Questa および ModelSim の使用要件

MATLAB と Simulink は、HDL Verifier を使用した Mentor Graphics^® 検証ツールをサポートします。以下の推奨バージョンを使用してください。各バージョンは現在のリリースに対して完全にテストされています。

• Questa^® コア/プライム 2023.2

• ModelSim^® PE 2023.2

メモ

HDL Verifier は、次のバージョンの ModelSim をサポートしていません:

• ModelSim 私

• ModelSim-Intel^® FPGA エディション

• ModelSim-Intel スターターエディション

• QuestaSim-Intel FPGA エディション

• QuestaSim-Intel スターターエディション

Vivado シミュレータの要件

MATLAB と Simulink は、HDL Verifier を使用した Xilinx^® Vivado^® 検証ツールをサポートしています。現在のリリースに対して完全にテストされたこの推奨バージョンを使用してください。

• Xilinx Vivado 2023.1.2

FPGA検証要件

• Xilinx 使用要件

• Intel Quartus 使用要件

• マイクロチップの使用要件

• FPGAボード接続

• FPGA検証でサポートされるFPGAデバイス

• ボードのカスタマイズでサポートされている FPGA デバイス ファミリ

Xilinx 使用要件

MATLAB と Simulink は、HDL Verifier を使用する Xilinx 設計ツールをサポートします。次の推奨バージョンで FPGA インザループ (FIL) ツールを使用します。

• Xilinx Vivado 2023.1.2

• Xilinx ISE 14.7

  メモ

  Xilinx ISE は、Spartan^®-6、Virtex^®-4、Virtex-5、および Virtex-6 ファミリの FPGA ボードに必要です。

ツールのセットアップ手順については、FPGA設計ソフトウェアツールのセットアップ を参照してください。

Intel Quartus 使用要件

MATLAB と Simulink は、HDL Verifier を使用する Intel 設計ツールをサポートします。FIL ツールは、次の推奨バージョンで使用してください。

• Intel Quartus^® Prime Standard 22.1.1

• Intel Quartus Prime Pro 22.4 (Intel Arria^® 10、Cyclone^® 10 GX、Intel Agilex^® 7 のみサポート)

• Intel Quartus II 13.1 (Intel Cyclone III ボードのみサポート)

ツールのセットアップ手順については、FPGA設計ソフトウェアツールのセットアップ を参照してください。

マイクロチップの使用要件

MATLAB と Simulink は、HDL Verifier を使用する Microchip 設計ツールをサポートします。FIL ツールは、次の推奨バージョンで使用してください。

• マイクロチップ Libero^® SoC v2022.1

これらの機能には、Microchip からのゴールド ライセンスまたはプラチナ ライセンスが必要です。ツールのセットアップ手順については、FPGA設計ソフトウェアツールのセットアップ を参照してください。

FPGAボード接続

FPGA Board Manager を使用すると、追加のボードをカスタム追加できます。ボードのカスタマイズでサポートされている FPGA デバイス ファミリを参照してください。

JTAG接続.  FPGA インザループ、FPGA データ キャプチャ、または AXI マネージャーを JTAG ケーブル経由でボードに実行できます。ただし、各機能は JTAG ケーブルを排他的に使用する必要があるため、複数の機能を同時に実行することはできません。FPGA のプログラミングや Xilinx ChipScope などの他のツールが JTAG ケーブルにアクセスできるようにするには、MATLAB で JTAG 接続を中止する必要があります。JTAG ケーブルを解放するには:

• FPGA インザループ — Simulink モデルを閉じるか、System object™ の release メソッドを呼び出します。

• FPGA データ キャプチャ — FPGA データ キャプチャ ツールを閉じるか、System object を解放するか、Simulink モデルを閉じます。

• AXI マネージャー — オブジェクトの release メソッドを呼び出します。

ただし、ノンブロッキング キャプチャ モードでは、共通の JTAG インターフェイスを共有する FPGA データ キャプチャと AXI マネージャーを同時に使用できます。詳細については、FPGAデータキャプチャとAXIマネージャの同時使用を参照してください。

ベンダー	必要なハードウェア	必要なソフトウェア
Intel	USB Blaster I または USB Blaster II ダウンロード ケーブル	USB Blaster I または II ドライバー Windows® オペレーティング システム: Quartus Prime 実行可能ディレクトリはシステム パス上になければなりません。 Linux® オペレーティング システム: Quartus II 13.1 より低いバージョンはサポートされていません。Quartus II 14.1 はサポートされていません。64 ビットの Quartus のみがサポートされます。Quartus ライブラリ ディレクトリは MATLAB を開始する "前に" LD_LIBRARY_PATH 上になければなりません。Quartus ライブラリの LD_LIBRARY_PATH の先頭に Linux 配布ライブラリ パスを付加します。例: /lib/x86_64-linux-gnu:$QUARTUS_PATH。
Xilinx	Digilent® ダウンロード ケーブル ボードにオンボード Digilent USB-JTAG モジュールがある場合は、USB ケーブルを使用します。 ボードに標準 Xilinx 14 ピン JTAG コネクタがある場合は、Digilent からの HS2 ケーブルまたは HS3 ケーブルを使用します。	Windows オペレーティング システム: Xilinx Vivado 実行可能ディレクトリはシステム パス上になければなりません。 Linux オペレーティング システム: Digilent Adept 2。インストールの手順については、Digilent Adept 2 ランタイムをインストールするを参照してください。
	FTDI USB-JTAG ケーブル オンボード FT4232H デバイス、FT232H デバイス、FT2232H デバイス搭載の、USB-to-JTAG を実装しているボードでサポート	次の D2XX ドライバーをインストールします。 Windows オペレーティング システム: 2.12.36.4 (64 ビット) Linux オペレーティング システム: 1.4.27 (64 ビット) インストール ガイドについては、FTDI Chip の Web サイトの D2XX Drivers を参照してください。
Microchip	JTAG 接続はサポートされていません。

メモ

• Xilinx プラットフォーム ケーブル USB II は FPGA 検証ではサポートされていません。

• Digilent JTAG ケーブルを介して Simulink または MATLAB で FPGA デザインをシミュレートする場合、Vivado ロジック アナライザーなど、JTAG へのアクセスを必要とするデバッグ ソフトウェアは使用できません。

イーサネット接続.  イーサネット接続を介して、FPGA インザループ、FPGA データ キャプチャ、または AXI マネージャーを実行できます。単一の HDL プロジェクトでイーサネット接続を介して FPGA データ キャプチャと AXI マネージャーを使用するには、異なるポート アドレスを使用して、FPGA データ キャプチャと AXI マネージャー IP を同じイーサネット MAC ハブ IP に接続します。

Zynq^® SoC デバイスでは、処理システム (PS) を介してのみイーサネット インターフェイスにアクセスできます。ホストとハードウェア ボード間のイーサネット通信を実装するには、オペレーティング システム (OS) と関連ソフトウェア アプリケーションを PS 上で実行する必要があります。ハードウェア セットアップ アプリを使用して SD カードのセットアップをガイドし、互換性のある OS でボードを起動します。

必要なハードウェア	サポートされているインターフェースa	必要なソフトウェア
ギガビットイーサネットカード クロスオーバーイーサネットケーブル イーサネット接続をサポートするFPGAボード SD カード (Zynq SoC デバイス用)	Gigabit Ethernet — GMII Gigabit Ethernet — RGMII ギガビットイーサネット — SGMII Ethernet — MII Ethernet — RMII	イーサネット接続にはソフトウェア要件はありませんが、ホスト コンピューターのファイアウォールが UDP 通信を妨げないようにしてください。
a The HDL Verifier Support Package for Microchip FPGA Boards supports only SGMII interfaces.

メモ

• FPGA データ キャプチャと AXI マネージャーは、GMII、MII、および SGMII インターフェイスのみをサポートします。

• RMII は 2019.2 より前のバージョンの Vivado でサポートされています。

• Virtex-7 VC707 へのイーサネット接続は、2013.4 より前のバージョンの Vivado ではサポートされていません。

• HDL ワークフロー アドバイザーの AXI マネージャーと FPGA データ キャプチャは、プログラマブル ロジック (PL) イーサネットのみをサポートします。PS イーサネットはサポートされていません。

• HDL ワークフロー アドバイザーの FPGA データ キャプチャは SGMII インターフェイスをサポートしていません。

USBイーサネット接続.  USB イーサネット接続を介して FPGA インザループまたは AXI マネージャーを実行できます。

ハードウェア ボードがサポートする USB ケーブルの種類に応じて、USB 3.0 または USB 2.0 ケーブルを使用します。USB 3.0 をサポートするボードに USB 2.0 ケーブルを使用すると、ケーブルのデータ スループットが低下します。

必要なハードウェア	必要なソフトウェア
USB 3.0 または USB 2.0 ケーブル	Windows オペレーティング システム: USB イーサネット ドライバーは、Hardware Setup ツールを使用してインストールします。USBイーサネットドライバーをインストールするを参照してください。 Linux オペレーティング システムの場合: ソフトウェア要件はありません。

FPGA検証でサポートされるFPGAデバイス

HDL Verifier は、次の表に示すデバイスで FIL シミュレーション、FPGA データ キャプチャ、および AXI マネージャーをサポートしています。これらのボードのボード定義ファイルは FPGAボードサポートパッケージをダウンロード にあります。FPGA ボードのカスタマイズ (FPGA ボードのカスタマイズ) により、FIL、FPGA データ キャプチャ、AXI マネージャーで使用するために他の FPGA ボードを追加できます。

デバイス ファミリ	ボード	イーサネット			JTAG			PCIエクスプレス			USBイーサネット		コメント
		FIL	FPGA データの取得	AXI Manager	FIL	FPGA データの取得	AXI Manager	FILa	FPGA データの取得	AXI Manager	FIL	AXI Manager
Xilinx Artix®-7	Digilent Nexys™ 4 Artix-7	✓			✓	✓	✓
	Artix-7 35T Arty FPGA 評価キット	✓	✓	✓	✓	✓	✓
Xilinx Kintex®-7	Kintex-7 FPGA KC705 評価キット	✓	✓	✓	✓	✓	✓	✓		✓
Xilinx Kintex UltraScale™	Kintex UltraScale FPGA KCU105 評価キット	✓	✓	✓	✓	✓	✓			✓
Xilinx Kintex UltraScale+™	Kintex UltraScale+ FPGA KCU116 評価キット		✓	✓		✓	✓			✓			詳細については、PCI Express AXI マネージャーを参照してください。
Xilinx Spartan-6	Spartan-6 SP605 開発ボード	✓
	Spartan-6 SP601 開発ボード	✓
	XUP アトリス Spartan-6	✓
Xilinx Spartan-7	Digilent アーティ S7-25				✓	✓	✓
Xilinx Versal®	Versal AI コア シリーズ VCK190 評価キット	✓			✓	✓	✓
Xilinx Virtex UltraScale	Virtex UltraScale FPGA VCU108 評価キット	✓	✓	✓	✓	✓	✓			✓
Xilinx Virtex UltraScale+	Virtex UltraScale+ FPGA VCU118 評価キット		✓	✓	✓	✓	✓	✓		✓
Xilinx Virtex-7	Virtex-7 FPGA VC707 評価キット	✓	✓	✓	✓	✓	✓	✓		✓
	Virtex-7 FPGA VC709 コネクティビティ キット				✓	✓	✓	✓		✓
Xilinx Virtex-6	Virtex-6 FPGA ML605 評価キット	✓
Xilinx Virtex-5	Virtex ML505 開発ボード	✓
	Virtex ML506 開発ボード	✓
	Virtex ML507 開発ボード	✓
	Virtex XUPV5–LX110T 開発ボード	✓
Xilinx Virtex-4	Virtex ML401 開発ボード	✓											メモ Virtex-4 デバイス ファミリのサポートは、将来のリリースで削除されます。
	Virtex ML402 開発ボード	✓
	Virtex ML403 開発ボード	✓
Xilinx Zynq	Zynq-7000 SoC ZC702 評価キット	✓	✓	✓	✓	✓	✓				✓	✓	このボードは PS イーサネットをサポートしています。
	Zynq-7000 SoC ZC706 評価キット	✓	✓	✓	✓	✓	✓				✓	✓	このボードは PS イーサネットをサポートしています。
	ZedBoard™	✓	✓	✓	✓	✓	✓				✓	✓	プログラミングには「PROG」とマークされた USB ポートを使用します。 このボードは PS イーサネットをサポートしています。
	ZYBO™ Zynq-7000 開発ボード				✓	✓	✓
	PicoZed™ SDR 開発キット				✓	✓	✓
	MiniZed™					✓	✓
Xilinx Zynq UltraScale+	Zynq UltraScale+ MPSoC ZCU102 評価キット	✓	✓	✓	✓	✓	✓				✓	✓	このボードは PS イーサネットをサポートしています。
	Zynq UltraScale+ MPSoC ZCU104 評価キット				✓	✓	✓
	Zynq UltraScale+ MPSoC ZCU106 評価キット				✓	✓	✓
	Zynq UltraScale+ RFSoC ZCU111 評価キット	✓	✓	✓	✓	✓	✓						このボードは PS イーサネットをサポートしています。
	Zynq UltraScale+ RFSoC ZCU216 評価キット	✓	✓	✓	✓	✓	✓				✓	✓	このボードは PS イーサネットをサポートしています。
Intel Agilex 7	Intel Agilex 7 FPGA I シリーズ トランシーバー SoC 開発キット	✓											このボードは PS イーサネットをサポートしています。
Intel Arria II	Arria II GX FPGA 開発キット	✓		✓	✓	✓	✓			✓
Intel Arria V	Arria V SoC 開発ボード - Rev. C			✓	✓	✓	✓
	Arria V スターターキット	✓		✓	✓	✓	✓			✓
Intel Arria 10	Arria 10 SoC 開発キット	✓		✓	✓	✓	✓						イーサネット接続の場合は、Quartus Prime 16.1 以降を使用してください。
	Arria 10 GX FPGA 開発キット	✓		✓	✓	✓	✓	✓		✓			イーサネット接続の場合は、Quartus Prime 16.1 以降を使用してください。 Quartus Prime 18.0 は、PCI Express® 上の Arria 10 GX には推奨されません。
Intel Cyclone IV	Cyclone IV GX FPGA 開発キット	✓		✓	✓	✓	✓			✓
	DE2-115 開発教育委員会	✓		✓	✓	✓	✓						Altera® DE2-115 FPGA 開発ボードには 2 つのイーサネット ポートがあります。FIL は Ethernet 0 ポートのみを使用します。ホスト コンピューターを Ethernet ケーブル経由でボード上の Ethernet 0 ポートに接続していることを確認してください。
	BeMicro SDK	✓		✓	✓	✓	✓
Intel Cyclone III	Cyclone III FPGA スターターキット			✓	✓	✓	✓						Altera Cyclone III ボードは Quartus II 13.1 でサポートされています メモ Cyclone III デバイス ファミリのサポートは、将来のリリースで削除される予定です。
	Cyclone III FPGA 開発キット	✓		✓	✓	✓	✓
	Altera Nios II 組み込み評価キット、Cyclone III エディション	✓		✓	✓	✓	✓
Intel Cyclone V	Cyclone V GX FPGA 開発キット	✓		✓	✓	✓	✓			✓
	Cyclone V SoC 開発キット			✓	✓	✓	✓						Rev. C または D
	Cyclone V GT FPGA 開発キット	✓		✓	✓	✓	✓	✓		✓
	Terasic Atlas-SoC キット / DE0-Nano SoC キット			✓	✓	✓	✓
	Arrow® SoCKit 開発キット			✓	✓	✓	✓
Intel Cyclone 10 LP	Altera Cyclone 10 LP 評価キット			✓	✓	✓	✓
Intel Cyclone 10GX	Altera Cyclone 10 GX FPGA 開発キット			✓	✓	✓	✓			✓			Quartus Prime Pro と一緒に使用する必要があります。
Intel MAX® 10	Arrow DECA MAX 10 FPGA 評価キット	✓		✓	✓	✓	✓
Intel Stratix® IV	Stratix IV GX FPGA 開発キット	✓		✓	✓	✓	✓			✓
Intel Stratix V	DSP 開発キット、Stratix V エディション	✓		✓	✓	✓	✓	✓		✓
マイクロチップ Polarfire®	マイクロチップ Polarfire 評価キット	✓											Microchip Polarfire 評価キットのインストールを参照してください。
マイクロチップ RTG4®	RTG4-開発キット	✓
マイクロチップ SmartFusion® 2	マイクロチップ SmartFusion 2 SoC FPGA アドバンス開発キット	✓											Microchip SmartFusion 2 SoC FPGA アドバンスト開発キットのインストールを参照してください。
a FIL over PCI Express connection is supported only for 64-bit Windows operating systems.

制限

• 複数の FPGA デバイスを備えた FPGA 開発ボードの場合、FIL で使用できるのはそのようなデバイスのうち 1 つだけです。

FPGAボードサポートパッケージ.  FPGA ボード サポート パッケージには、サポートされているすべてのボードの定義ファイルが含まれています。ベンダー固有のパッケージを 1 つ以上ダウンロードできます。FIL を使用するには、これらのパッケージの少なくとも 1 つをダウンロードするか、独自のボード定義ファイルをカスタマイズします。カスタム FPGA ボード定義の作成を参照してください。

HDL Verifier サポート パッケージのリストを表示するには、HDL Verifier でサポートされているハードウェア にアクセスしてください。FPGA ボード サポート パッケージをダウンロードするには:

• MATLAB Home タブの Environment セクションで、Add-Ons 、 Get Hardware Support Packages をクリックします。

ボードのカスタマイズでサポートされている FPGA デバイス ファミリ

HDL Verifier は、ボードのカスタマイズ (つまり、独自のボード定義ファイルを作成する場合) のために、次の FPGA デバイス ファミリをサポートしています。FPGA ボードのカスタマイズを参照してください。PCI Express はボードのカスタマイズにサポートされている接続ではありません。

メモ

HDL Verifier Microchip FPGA ボード用サポート パッケージ はボードのカスタマイズをサポートしていません。

デバイス ファミリ		制限
Xilinx	Artix 7
	Kintex 7
	Kintex UltraScale
	Kintex UltraScale+
	Spartan 6	Ethernet PHY RGMII はサポートされていません。
	Spartan 7
	Virtex 4	メモ Virtex-4 デバイス ファミリのサポートは、将来のリリースで削除されます。
	Virtex 5
	Virtex 6
	Virtex 7	Ethernet PHY SGMII のみをサポートします。
	Virtex UltraScale
	Virtex UltraScale+
	Zynq 7000
	Zynq UltraScale+
Intel	Arria II
	Arria V
	Arria 10
	Cyclone III	メモ Cyclone III デバイス ファミリのサポートは、将来のリリースで削除される予定です。
	Cyclone IV
	Cyclone V
	Cyclone 10 LP
	Cyclone 10 GX
	MAX 10
	Stratix IV
	Stratix V

UVM および DPI コンポーネント生成要件

UVM および DPI コンポーネント生成では、コシミュレーションの場合と同じバージョンの Cadence Xcelium、Mentor Graphics Questa、および ModelSim がサポートされます。64 ビットまたは 32 ビットの Xcelium で使用するための DPI コンポーネントを生成できます。

さらに、UVM および DPI コンポーネントの生成では以下もサポートされます。

• Synopsys^® VCS^® mT-2022.06-SP2

メモ

Debian^® 8.3 上で ModelSim 10.5b の DPI コンポーネントを実行すると、ライブラリの非互換性エラーが発生する場合があります。

** Warning: ** Warning: (vsim-7032) The 64-bit glibc RPM 
does not appear to be installed on this machine.  Calls to gcc may fail.
** Fatal: ** Error: (vsim-3827) Could not compile 'STUB_SYMS_OF_fooour.so':

この問題を回避するには、構成パラメータの Code Generation ペインで次のオプションを試してください。

• Build configuration を Faster Runs に設定します。

• または、Build configuration を Specify に設定し、コンパイラ フラグ -O3 を指定します。

UVM 生成には、UVM 標準 Web サイト からダウンロードできる UVM リファレンス実装も必要です。この機能は、サポートされている各シミュレータのデフォルトの出荷バージョンでテストされています。

TLM生成要件

現在のリリースでは、TLMG には次のサポートが含まれています。

• コンパイラ:

  • Visual Studio^®:VS2008、VS2010、VS2012、VS2013、VS2015、および VS2017

  • Windows 7.1 SDK

  • 6.3 の

• SystemC™:

  • SystemC 2.3.1 (TLM を含む)

    SystemC および TLM ライブラリは https://accellera.org からダウンロードできます。ダウンロード後にこれらのライブラリを構築する方法については、Accellera Systems Initiative の Web サイトを参照してください。

• System C モデリング ライブラリ (SCML):

  • SCML2.4.3 について

    SCML は https://www.synopsys.com からダウンロードできます。

トラブルシューティング

パスが Windows の制限を超えています.  HDL Verifier 製品の例を Windows マシンで実行すると、Windows パスの 260 文字の制限によってエラーが発生する可能性があります。場合によっては、条件がキャッチされ、次のようなエラーが表示されることがあります。

Build failed because the build file name(s) exceed the Windows limit of 260 characters. Build from a working directory with a shorter path, to allow build files to be created with shorter filenames.

ただし、多くの場合、長いパスは Vivado や Quartus などのサードパーティ ツールの実行中に作成され、それらのツールから発生するエラーは無関係であるように見えます。このようなエラーの例をいくつか示します。

• ERROR: [Common 17-680] Path length exceeds 260-Byte maximum allowed by Windows: 
  c:\Users\user\OneDrive - MathWorks\Documents\MATLAB\Examples\R2022a\xilinxfpgaboards\
  ZynqEthernet\ethernetaximanagerzynq.srcs\sources_1\bd\design_1\ip\design_1_mig_7series_0_0\
  _tmp\/design_1_mig_7series_0_0/example_design/rtl/traffic_gen/mig_7series_v4_2_axi4_tg.v 
  Please consider using the OS subst command to shorten the path length by mapping part 
  of the path to a virtual drive letter. See Answer Record AR52787 for 
  more information. 
  Resolution: In Windows 7 or later, the mklink command can also be used to create a 
  symbolic link and shorten the path. 

• WARNING: [Vivado 12-8222] Failed run(s) : 'clk_wiz_0_synth_1', 'simcycle_fifo_synth_1'
  wait_on_run: Time (s): cpu = 00:00:00 ; elapsed = 00:02:16 . 
  Memory (MB): peak = 1636.988 ; gain = 0.000
  # if {[get_property PROGRESS [get_runs synth_1]] != "100%"} {  
  #   error "ERROR: Synthesis failed"
  

• Error (12006): Node instance "ident" instantiates undefined entity 
  "alt_sld_fab_altera_connection_identification_hub_171_gdd6b5i"
  Ensure that required library paths are specified correctly, 
  define the specified entity, or change the instantiation.
  If this entity represents Intel FPGA or third-party IP,
  generate the synthesis files for the IP.  

例を実行するためのルート フォルダーがすでに 100 文字を超えるなどかなり長い場合は、パスが長いことが疑われる場合があります。

長いパスが検出された場合と検出されなかった場合の両方のシナリオでエラーを回避するには、次のいずれかの方法を使用します。

• サンプル ディレクトリを、より短い文字のドライブ エイリアスにマップします。たとえば、次の例ではパスから 122 文字が削除され、260 文字の制限に対して余裕が生まれます。

  cmd> subst W: “C:\Users\janedoe\OneDrive - Personal\Documents\MATLAB\Examples\R2021b\hdlverifier\GettingStartedWithSimulinkHDLCosimExample”

• サンプルを開いた後、サンプル ディレクトリを短い名前 (/tmp など) のディレクトリにコピーします。

認識されない関数.  サードパーティ ツールのバージョンが複数あるが、ライセンスされているバージョンが 1 つだけの場合 (または HDL Verifier でサポートされているバージョンが 1 つだけの場合)、そのツールを呼び出すと MATLAB が "Unrecognized function" でエラーを起こす可能性があります。

MATLAB がシミュレータのライセンス版を開くことを確認するには、次の手順を実行する必要があります。

• ライセンス ファイルへのパスを使用して正しいライセンス変数を設定します。

• Path 変数がライセンスされた実行可能ファイルのバージョンを指していることを確認します。