このページは機械翻訳を使用して翻訳されました。元の英語を参照するには、ここをクリックします。

サポートされる EDA ツールとハードウェア

コシミュレーションの要件

• Cadence Xcelium 要件

• Siemens Questa と ModelSim の要件

• Vivado シミュレータの要件

• Synopsys VCS シミュレータの要件

始めるには、MATLAB-HDL シミュレータ接続の設定 または Simulink でコシミュレーション用の HDL シミュレータを起動します を参照してください。

Cadence Xcelium 要件

MATLAB^® と Simulink^® は、HDL Verifier™ を使用した Cadence^® 検証ツールをサポートしています。コシミュレーションでは、64 ビット バージョンの Xcelium™ のみがサポートされます。現在のリリースに対して完全にテストされた次の推奨バージョンを使用します。

• Xcelium 2023.09

HDL Verifier 共有ライブラリ (liblfihdls*.so、liblfihdlc*.so) は、Cadence Xcelium シミュレータ プラットフォーム ディストリビューションに含まれる gcc を使用して構築されます。独自のアプリケーションを構築する場合は、使用している gcc のバージョンと一致するライブラリのバージョンを選択してください。独自のアプリケーションを構築およびリンクする方法の詳細については、HDL シミュレータのドキュメントを参照してください。

Siemens Questa と ModelSim の要件

HDL Verifier は、次のスタンドアロン バージョンの Questa™ に対してテストされています。

• Questa ベース/コア/プライム 2024.2 64 ビット

HDL Verifier は、Questa と同じ FPGA ベンダーバンドル バージョンで動作するはずです。

Vivado シミュレータの要件

MATLAB と Simulink は、HDL Verifier を使用した AMD^® Vivado^® 検証ツールをサポートしています。現在のリリースに対して完全にテストされた次の推奨バージョンを使用します。

• AMD Vivado 2024.1

Synopsys VCS シミュレータの要件

MATLAB と Simulink は、HDL Verifier を使用した Synopsys^® VCS^® 検証ツールをサポートしています。現在のリリースに対して完全にテストされた次の推奨バージョンを使用します。

• Synopsys VCS 2023.12

FPGA検証要件

• AMD 使用要件

• Intel Quartus 使用要件

• Microchipの使用要件

• FPGAボード接続

• FPGA検証でサポートされているFPGAデバイス

• ボードカスタマイズにサポートされている FPGA デバイス ファミリ

AMD 使用要件

MATLAB と Simulink は、HDL Verifier を使用する AMD 設計ツールをサポートします。HDL Verifier 機能は、以下の推奨バージョンで使用してください。

• AMD Vivado 2024.1

• AMD ISE 14.7

  • AMD ISE は、FPGA data capture または AXI manager ではサポートされていません。

  • AMD ISE は、Spartan^®-6、Virtex^®-4、Virtex-5、および Virtex-6 ファミリの FPGA ボードに必要です。

ツールの設定手順については、FPGA設計ソフトウェアツールのセットアップ を参照してください。

Intel Quartus 使用要件

MATLAB と Simulink は、HDL Verifier を使用する Intel^® 設計ツールをサポートします。FIL ツールは、次の推奨バージョンで使用してください。

• Intel Quartus^® Prime Standard 23.1

• Intel Quartus Prime Pro 23.3 (Intel Arria^® 10、Cyclone^® 10 GX、Intel Agilex^® 7 のみサポート)

• Intel Quartus II 13.1 (Intel Cyclone III ボードのみサポート)

ツールの設定手順については、FPGA設計ソフトウェアツールのセットアップ を参照してください。

Microchipの使用要件

MATLAB と Simulink は、HDL Verifier を使用する Microchip 設計ツールをサポートします。FIL ツールは、次の推奨バージョンで使用してください。

• Microchip Libero^® SoC v2024.1

これらの機能には、 Microchip からのゴールド ライセンスまたはプラチナ ライセンスが必要です。ツールの設定手順については、FPGA設計ソフトウェアツールのセットアップ を参照してください。

FPGAボード接続

FPGA ボード マネージャー を使用すると、追加のボードをカスタムで追加できます。ボードカスタマイズにサポートされている FPGA デバイス ファミリを参照してください。

JTAG接続.  ボードへの JTAG ケーブルを介して、FPGA インザループ、FPGA data capture、または AXI manager を実行できます。ただし、各機能は JTAG ケーブルを排他的に使用する必要があるため、複数の機能を同時に実行することはできません。FPGA のプログラミングや AMD ChipScope などの他のツールが JTAG ケーブルにアクセスできるようにするには、MATLAB で JTAG 接続を中止する必要があります。JTAG ケーブルを解放するには:

• FPGA インザループ — Simulink モデルを閉じるか、System object™ の release メソッドを呼び出します。

• FPGA Data Capture - FPGA Data Capture ツールを閉じるか、System object を解放するか、Simulink モデルを閉じます。

• AXI manager — オブジェクトの release メソッドを呼び出します。

ただし、非ブロッキング キャプチャ モードでは、共通の JTAG インターフェイスを共有する FPGA data capture と AXI manager を同時に使用できます。詳細については、FPGAデータキャプチャとAXIマネージャの同時使用を参照してください。

AMD ボードの場合、JTAG クロック周波数は 33 MHz または 66 MHz です。Intel ボードの場合、JTAG クロック周波数は 12 MHz または 24 MHz です。JTAG 周波数は、ケーブルの種類と、FPGA または SoC ボードでサポートされる最大クロック周波数によって異なります。

ベンダー	必要なハードウェア	必要なソフトウェア
Intel	USB Blaster I または USB Blaster II ダウンロード ケーブル	USB Blaster I または II ドライバー Windows® オペレーティング システム: Quartus Prime 実行可能ディレクトリはシステム パス上になければなりません。 Linux® オペレーティング システム: Quartus II 13.1 より低いバージョンはサポートされていません。Quartus II 14.1 はサポートされていません。64 ビットの Quartus のみがサポートされます。Quartus ライブラリ ディレクトリは MATLAB を開始する "前に" LD_LIBRARY_PATH 上になければなりません。Quartus ライブラリの LD_LIBRARY_PATH の先頭に Linux 配布ライブラリ パスを付加します。例: /lib/x86_64-linux-gnu:$QUARTUS_PATH
AMD	Digilent® ダウンロード ケーブル ボードにオンボード Digilent USB-JTAG モジュールがある場合は、USB ケーブルを使用します。 ボードに標準 AMD 14 ピン JTAG コネクタがある場合は、Digilent からの HS2 ケーブルまたは HS3 ケーブルを使用します。	Windows オペレーティング システム: AMD Vivado 実行可能ディレクトリはシステム パス上になければなりません。 Linux オペレーティング システム: Digilent Adept 2。インストールの手順については、Digilent Adept 2 ランタイムをインストールするを参照してください。
	FTDI USB-JTAG ケーブル オンボード FT4232H デバイス、FT232H デバイス、FT2232H デバイス搭載の、USB-to-JTAG を実装しているボードでサポート	次の D2XX ドライバーをインストールします。 Windows オペレーティング システム: 2.12.36.4 (64 ビット) Linux オペレーティング システム: 1.4.27 (64 ビット) インストール ガイドについては、FTDI Chip の Web サイトの D2XX Drivers を参照してください。
Microchip	JTAG 接続はサポートされていません。

メモ

• AMD プラットフォーム ケーブル USB II は FPGA 検証ではサポートされていません。

• Digilent JTAG ケーブルを介して Simulink または MATLAB で FPGA デザインをシミュレートする場合、Vivado ロジック アナライザーなどの JTAG へのアクセスを必要とするデバッグ ソフトウェアは使用できません。

イーサネット接続.  イーサネット接続を介して、FPGA インザループ、FPGA data capture、または AXI manager を実行できます。単一の HDL プロジェクトでイーサネット接続を介して FPGA data capture と AXI manager を使用するには、異なるポート アドレスを使用して、FPGA data capture IP と AXI manager IP を同じ Ethernet MAC Hub IP に接続します。

Zynq^® SoC デバイスでは、処理システム (PS) を介してのみイーサネット インターフェイスにアクセスできます。ホストとハードウェア ボード間のイーサネット通信を実装するには、オペレーティング システム (OS) と関連ソフトウェア アプリケーションを PS 上で実行する必要があります。ハードウェア セットアップ アプリを使用して SD カードのセットアップをガイドし、互換性のある OS でボードを起動します。

必要なハードウェア	サポートされているインターフェースa	必要なソフトウェア
ギガビットイーサネットカード クロスオーバーイーサネットケーブル イーサネット接続をサポートするFPGAボード SD カード (Zynq SoC デバイス用)	Gigabit Ethernet — GMII Gigabit Ethernet — RGMII Gigabit Ethernet — SGMII Ethernet — MII Ethernet — RMII	イーサネット接続にはソフトウェア要件はありませんが、ホスト コンピュータのファイアウォールが UDP 通信を妨げないようにしてください。
a The HDL Verifier Support Package for Microchip FPGA Boards supports only SGMII interfaces.

メモ

• FPGA data capture および AXI manager は、GMII、MII、および SGMII インターフェイスのみをサポートします。SGMII インターフェイスの場合、まずAMD が提供する Ethernet 1G/2.5G PCS/PMA または SGMII IP を適切に構成し、正しい使用方法を確認する必要があります。次に、提供された Ethernet MAC Hub に IP を接続します。イーサネット MAC ハブ IPを参照してください。

• RMII は、2019.2 より前のバージョンの Vivado でサポートされています。

• Virtex-7 VC707 へのイーサネット接続は、2013.4 より前のバージョンの Vivado ではサポートされていません。

• HDL ワークフロー アドバイザーの AXI manager は、プログラマブル ロジック(PL) イーサネットのみをサポートします。PS イーサネットはサポートされていません。

• HDL ワークフロー アドバイザーの FPGA data capture は、GMII および MII インターフェイスをサポートします。SGMII インターフェースはサポートされていません。

PCI Express接続.  PCI Express^® 接続を介した FPGA インザループは、64 ビットの Windows オペレーティング システムでのみサポートされます。

FPGA インザループおよび AXI manager の PCI Express 接続は、AMD ボードの場合は Vivado 2017.4 以降のバージョンでサポートされ、Intel ボードの場合は Quartus II 15.0 以降のバージョンでサポートされています。

USB イーサネット接続.  USB イーサネット接続を介して、FPGA インザループ、FPGA data capture、または AXI manager を実行できます。

ハードウェア ボードがサポートする USB ケーブルの種類に応じて、USB 3.0 または USB 2.0 ケーブルを使用します。USB 3.0 をサポートするボードに USB 2.0 ケーブルを使用すると、ケーブルのデータ スループットが低下します。

必要なハードウェア	必要なソフトウェア
USB 3.0 または USB 2.0 ケーブル	Windows オペレーティング システム: USB イーサネット ドライバーは、ハードウェア セットアップ ツールを使用してインストールします。USBイーサネットドライバーをインストールするを参照してください。 Linux オペレーティング システムの場合: ソフトウェア要件はありません。

FPGA検証でサポートされているFPGAデバイス

HDL Verifier は、次の表に示すデバイスで FIL シミュレーション、FPGA data capture、および AXI manager をサポートしています。これらのボードのボード定義ファイルは FPGAボードサポートパッケージをダウンロード にあります。FPGA ボードのカスタマイズ (FPGA ボードのカスタマイズ) により、FIL、FPGA data capture、AXI manager で使用するために他の FPGA ボードを追加できます。

デバイス ファミリ	ボード	イーサネット			JTAG			PCI Express			USB イーサネット			コメント
		FIL	FPGA Data Capture	AXI Manager	FIL	FPGA Data Capture	AXI Manager	FILa	FPGA Data Capture	AXI Manager	FIL	FPGA Data Capture	AXI Manager
AMD Artix®-7	Digilent Nexys™ 4 Artix-7	✓			✓	✓	✓
	Artix-7 35T Arty FPGA Evaluation Kit	✓	✓	✓	✓	✓	✓
AMD Kintex®-7	Kintex-7 FPGA KC705 Evaluation Kit	✓	✓	✓	✓	✓	✓	✓		✓
AMD Kintex UltraScale™	Kintex UltraScale FPGA KCU105 Evaluation Kit	✓	✓	✓	✓	✓	✓			✓
AMD Kintex UltraScale+™	Kintex UltraScale+ FPGA KCU116 Evaluation Kit				✓	✓	✓			✓				詳細については、PCI Express AXI マネージャーを参照してください。
AMD Spartan-6	Spartan-6 SP605 Development Board	✓
	Spartan-6 SP601 Development Board	✓
	XUP Atlys Spartan-6	✓
AMD Spartan-7	Digilent Arty S7-25				✓	✓	✓
AMD Versal®	Versal AI Core Series VCK190 Evaluation Kit	✓		✓	✓	✓	✓							このボードは PS イーサネットをサポートしています。
AMD Virtex UltraScale	Virtex UltraScale FPGA VCU108 Evaluation Kit	✓	✓	✓	✓	✓	✓			✓
AMD Virtex UltraScale+	Virtex UltraScale+ FPGA VCU118 Evaluation Kit		✓	✓	✓	✓	✓	✓		✓
AMD Virtex-7	Virtex-7 FPGA VC707 Evaluation Kit	✓	✓	✓	✓	✓	✓	✓		✓
	Virtex-7 FPGA VC709 Connectivity Kit				✓	✓	✓	✓		✓
AMD Virtex-6	Virtex-6 FPGA ML605 Evaluation Kit	✓
AMD Virtex-5	Virtex ML505 Development Board	✓
	Virtex ML506 Development Board	✓
	Virtex ML507 Development Board	✓
	Virtex XUPV5–LX110T Development Board	✓
AMD Virtex-4	Virtex ML401 Development Board	✓												メモ Virtex-4 デバイス ファミリのサポートは、将来のリリースで削除されます。
	Virtex ML402 Development Board	✓
	Virtex ML403 Development Board	✓
AMD Zynq	Zynq-7000 SoC ZC702 Evaluation Kit	✓	✓	✓	✓	✓	✓				✓	✓	✓	このボードは PS イーサネットをサポートしています。
	Zynq-7000 SoC ZC706 Evaluation Kit	✓	✓	✓	✓	✓	✓				✓	✓	✓	このボードは PS イーサネットをサポートしています。
	ZedBoard™	✓	✓	✓	✓	✓	✓				✓	✓	✓	プログラミングには、「PROG」とマークされた USB ポートを使用します。 このボードは PS イーサネットをサポートしています。
	ZYBO™ Zynq-7000 Development Board				✓	✓	✓
	PicoZed™ SDR Development Kit				✓	✓	✓
	MiniZed™					✓	✓
AMD Zynq UltraScale+	Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit	✓	✓	✓	✓	✓	✓				✓	✓	✓	このボードは PS イーサネットをサポートしています。
	Zynq UltraScale+ MPSoC ZCU104 Evaluation Kit				✓	✓	✓
	Zynq UltraScale+ MPSoC ZCU106 Evaluation Kit				✓	✓	✓
	Zynq UltraScale+ RFSoC ZCU111 Evaluation Kit	✓	✓	✓	✓	✓	✓				✓	✓	✓	このボードは PS イーサネットをサポートしています。
	Zynq UltraScale+ RFSoC ZCU208 Evaluation Kit	✓	✓	✓	✓	✓	✓				✓	✓	✓	このボードは PS イーサネットをサポートしています。
	Zynq UltraScale+ RFSoC ZCU216 Evaluation Kit	✓	✓	✓	✓	✓	✓				✓	✓	✓	このボードは PS イーサネットをサポートしています。
Intel Agilex 7	Intel Agilex 7 FPGA I-Series Transceiver-SoC Development Kit	✓												デバイスの部品番号 AGIB027R31B1E1V。 このボードは PS イーサネットをサポートしています。
Intel Arria II	Arria II GX FPGA Development Kit	✓		✓	✓	✓	✓			✓
Intel Arria V	Arria V SoC Development Board - Rev. C			✓	✓	✓	✓
	Arria V Starter Kit	✓		✓	✓	✓	✓			✓
Intel Arria 10	Arria 10 SoC Development Kit	✓		✓	✓	✓	✓							イーサネット接続の場合は、Quartus Prime 16.1 以降を使用してください。
	Arria 10 GX FPGA Development Kit	✓		✓	✓	✓	✓	✓		✓				イーサネット接続の場合は、Quartus Prime 16.1 以降を使用してください。 Quartus Prime 18.0 は、PCI Express 上の Arria 10 GX には推奨されません。
Intel Cyclone IV	Cyclone IV GX FPGA Development Kit	✓		✓	✓	✓	✓			✓
	DE2-115 Development and Education Board	✓		✓	✓	✓	✓							Altera® DE2-115 FPGA 開発ボードには 2 つのイーサネット ポートがあります。FIL は Ethernet 0 ポートのみを使用します。ホスト コンピューターを Ethernet ケーブル経由でボード上の Ethernet 0 ポートに接続していることを確認してください。
	BeMicro SDK	✓		✓	✓	✓	✓
Intel Cyclone III	Cyclone III FPGA Starter Kit			✓	✓	✓	✓							Altera Cyclone III ボードは Quartus II 13.1 でサポートされます メモ Cyclone III デバイス ファミリのサポートは、将来のリリースで削除されます。
	Cyclone III FPGA Development Kit	✓		✓	✓	✓	✓
	Altera Nios II Embedded Evaluation Kit, Cyclone III Edition	✓		✓	✓	✓	✓
Intel Cyclone V	Cyclone V GX FPGA Development Kit	✓		✓	✓	✓	✓			✓
	Cyclone V SoC Development Kit			✓	✓	✓	✓							Rev. CまたはD
	Cyclone V GT FPGA Development Kit	✓		✓	✓	✓	✓	✓		✓
	Terasic Atlas-SoC Kit / DE0-Nano SoC Kit			✓	✓	✓	✓
	Arrow® SoCKit Development Kit			✓	✓	✓	✓
Intel Cyclone 10 LP	Altera Cyclone 10 LP Evaluation Kit			✓	✓	✓	✓
Intel Cyclone 10 GX	Altera Cyclone 10 GX FPGA Development Kit			✓	✓	✓	✓			✓				Quartus Prime Pro と併用する必要があります。
Intel MAX® 10	Arrow DECA MAX 10 FPGA Evaluation Kit	✓		✓	✓	✓	✓
Intel Stratix® IV	Stratix IV GX FPGA Development Kit	✓		✓	✓	✓	✓			✓
Intel Stratix V	DSP Development Kit, Stratix V Edition	✓		✓	✓	✓	✓	✓		✓
Microchip Polarfire®	Microchip Polarfire Evaluation Kit	✓												Microchip Polarfire 評価キットのインストールを参照してください。
Microchip RTG4®	RTG4-DEV-KIT	✓
Microchip SmartFusion® 2	Microchip SmartFusion 2 SoC FPGA Advanced Development Kit	✓												Microchip SmartFusion 2 SoC FPGA アドバンスト開発キットのインストールを参照してください。
a FIL over PCI Express connection is supported only for 64-bit Windows operating systems.

制限

• 複数の FPGA デバイスを備えた FPGA 開発ボードの場合、FIL で使用できるのはそのようなデバイス 1 つだけです。

FPGA ボード サポート パッケージ.  FPGA ボード サポート パッケージには、サポートされているすべてのボードの定義ファイルが含まれています。ベンダー固有のパッケージを 1 つ以上ダウンロードできます。FIL を使用するには、これらのパッケージの少なくとも 1 つをダウンロードするか、独自のボード定義ファイルをカスタマイズします。カスタム FPGA ボード定義の作成を参照してください。

HDL Verifier サポート パッケージのリストを確認するには、HDL Verifier でサポートされているハードウェア にアクセスしてください。FPGA ボード サポート パッケージをダウンロードするには:

• MATLAB Home タブの Environment セクションで、アドオン 、 ハードウェア サポート パッケージの入手 をクリックします。

ボードカスタマイズにサポートされている FPGA デバイス ファミリ

HDL Verifier は、ボードのカスタマイズ (つまり、独自のボード定義ファイルを作成する場合) のために次の FPGA デバイス ファミリをサポートしています。FPGA ボードのカスタマイズを参照してください。PCI Express はボードのカスタマイズではサポートされている接続ではありません。

メモ

HDL Verifier Support Package for Microchip FPGA Boards はボードのカスタマイズをサポートしていません。

デバイス ファミリ		制限
AMD	Artix 7
	Kintex 7
	Kintex UltraScale
	Kintex UltraScale+
	Spartan 6
	Spartan 7
	Virtex 4	メモ Virtex-4 デバイス ファミリのサポートは、将来のリリースで削除されます。
	Virtex 5
	Virtex 6
	Virtex 7
	Virtex UltraScale
	Virtex UltraScale+
	Zynq 7000
	Zynq UltraScale+
Intel	Arria II
	Arria V
	Arria 10
	Cyclone III	メモ Cyclone III デバイス ファミリのサポートは、将来のリリースで削除されます。
	Cyclone IV
	Cyclone V
	Cyclone 10 LP
	Cyclone 10 GX
	MAX 10
	Stratix IV
	Stratix V

UVMおよびDPIコンポーネント生成要件

UVM および DPI コンポーネント生成では、コシミュレーションと同じバージョンの HDL シミュレータがサポートされます。

• Siemens^® Questa

• Siemens ModelSim™

• AMD Vivado シミュレーター (uvmbuild ではサポートされていません)

• Synopsys VCS (Linux のみ)

• Cadence Xcelium (Linux のみ)

64 ビットまたは 32 ビットの Xcelium で使用するための DPI コンポーネントを生成できます。

クロスプラットフォームのワークフローについては、クロスプラットフォームDPIコンポーネントを生成する または クロスプラットフォームUVMコンポーネントを生成する を参照してください。

UVM 生成には、UVM 標準 Web サイトからダウンロードできる UVM リファレンス実装が必要です。この機能は、サポートされている各シミュレータのデフォルトの出荷バージョンでテストされています。

UVM フレームワーク (UVMF) には Siemens UVMF ツールが必要です。現在のリリースに対して完全にテストされた次の推奨バージョンを使用します。

• Siemens UVMフレームワークリリース2023.4_2

メモ

Debian^® 8.3 上で ModelSim 10.5b の DPI コンポーネントを実行すると、ライブラリの非互換性エラーが発生する場合があります。

** Warning: ** Warning: (vsim-7032) The 64-bit glibc RPM 
does not appear to be installed on this machine.  Calls to gcc may fail.
** Fatal: ** Error: (vsim-3827) Could not compile 'STUB_SYMS_OF_fooour.so':

この問題を回避するには、[構成パラメーター]の コード生成 ペインで次のオプションを試してください。

• ビルド構成 を Faster Runs に設定します。

• または、ビルド構成 を 指定 に設定し、コンパイラ フラグ -O3 を指定します。

TLM生成要件

現在のリリースでは、TLMG には次のサポートが含まれています。

• コンパイラ:

  • Visual Studio^®:VS2008、VS2010、VS2012、VS2013、VS2015、およびVS2017

  • Windows 7.1 SDK

  • gcc 6.3

• SystemC™:

  • SystemC 2.3.1 (TLM を含む)

    SystemC および TLM ライブラリは https://accellera.org からダウンロードできます。ダウンロード後にこれらのライブラリを構築する方法については、Accellera Systems Initiative の Web サイトを参照してください。

• System C モデリングライブラリ (SCML):

  • SCML 2.4.3

    SCML は https://www.synopsys.com からダウンロードできます。

トラブル シューティング

パスが Windows の制限を超えています.  HDL Verifier 製品の例を Windows マシンで実行すると、260 文字の Windows パス制限によりエラーが発生する可能性があります。場合によっては、条件がキャッチされ、次のようなエラーが表示されることがあります。

Build failed because the build file name(s) exceed the Windows limit of 260 characters. Build from a working directory with a shorter path, to allow build files to be created with shorter filenames.

ただし、多くの場合、長いパスは Vivado や Quartus などのサードパーティ ツールの実行中に作成され、それらのツールから発生するエラーは無関係であるように見えます。このようなエラーの例は次のとおりです。

• ERROR: [Common 17-680] Path length exceeds 260-Byte maximum allowed by Windows: 
  c:\Users\user\OneDrive - MathWorks\Documents\MATLAB\Examples\R2022a\xilinxfpgaboards\
  ZynqEthernet\ethernetaximanagerzynq.srcs\sources_1\bd\design_1\ip\design_1_mig_7series_0_0\
  _tmp\/design_1_mig_7series_0_0/example_design/rtl/traffic_gen/mig_7series_v4_2_axi4_tg.v 
  Please consider using the OS subst command to shorten the path length by mapping part 
  of the path to a virtual drive letter. See Answer Record AR52787 for 
  more information. 
  Resolution: In Windows 7 or later, the mklink command can also be used to create a 
  symbolic link and shorten the path. 

• WARNING: [Vivado 12-8222] Failed run(s) : 'clk_wiz_0_synth_1', 'simcycle_fifo_synth_1'
  wait_on_run: Time (s): cpu = 00:00:00 ; elapsed = 00:02:16 . 
  Memory (MB): peak = 1636.988 ; gain = 0.000
  # if {[get_property PROGRESS [get_runs synth_1]] != "100%"} {  
  #   error "ERROR: Synthesis failed"
  

• Error (12006): Node instance "ident" instantiates undefined entity 
  "alt_sld_fab_altera_connection_identification_hub_171_gdd6b5i"
  Ensure that required library paths are specified correctly, 
  define the specified entity, or change the instantiation.
  If this entity represents Intel FPGA or third-party IP,
  generate the synthesis files for the IP.  

例を実行するためのルート フォルダーがすでに 100 文字を超えるなどかなり長い場合は、パスが長いことが疑われます。

長いパスが検出された場合と検出されなかった場合の両方のシナリオでエラーを回避するには、次のいずれかの方法を使用します。

• サンプル ディレクトリを、より短い文字のドライブ エイリアスにマップします。たとえば、次の例ではパスから 122 文字が削除され、260 文字の制限に余裕が生まれます。

  cmd> subst W: “C:\Users\janedoe\OneDrive - Personal\Documents\MATLAB\Examples\R2021b\hdlverifier\GettingStartedWithSimulinkHDLCosimExample”

• サンプルを開いた後、サンプル ディレクトリを短い名前 (/tmp など) のディレクトリにコピーします。

認識されない関数.  サードパーティ ツールのバージョンが複数あるが、ライセンスされているバージョンが 1 つだけの場合 (または HDL Verifier でサポートされているバージョンが 1 つだけの場合)、そのツールを呼び出すと MATLAB で "Unrecognized function" のエラーが発生する可能性があります。

MATLAB がシミュレータのライセンス版を開くことを確認するには、次の手順を実行する必要があります。

• ライセンス ファイルへのパスを使用して正しいライセンス変数を設定します。

• Path 変数がライセンスされた実行可能ファイルのバージョンを指していることを確認します。