このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。
FPGA インザループ
実際のハードウェアで設計をテストする
シミュレーターとボードの間に FPGA インザループ リンクを作成すると、次のことが可能になります。
HDL 実装をSimulink®またはMATLAB®のアルゴリズムに対して直接検証します。
SimulinkまたはMATLABのデータとテスト シナリオを FPGA 上の HDL デザインに適用します。
既存の HDL コードをSimulinkまたはMATLABで開発中のモデルと統合します。
FPGA インザループ (FIL) シミュレーションを使用する前に、ボードのサポート パッケージをダウンロードする必要があります。FPGAボードサポートパッケージをダウンロードを参照してください。あるいは、FIL シミュレーションで使用するカスタム ボード定義ファイルを手動で作成することもできます。FPGA ボードのカスタマイズを参照してください。
ボード サポート パッケージをダウンロードした後、シミュレーション ワークフローを選択します。FPGA-in-the-Loop シミュレーションのワークフローを参照してください。FIL シミュレーションの仕組みについては、 FPGAインザループシミュレーションを参照してください。
アプリ
オブジェクト
hdlverifier.FILSimulation | MATLABによる FIL シミュレーション |
関数
filProgramFPGA | プログラミングファイルをFPGAにロード |
programFPGA | FILSimulation システム オブジェクトに関連付けられたプログラミング ファイルを FPGA にロードします |
ブロック
FIL Simulation | Simulinkから FPGA ハードウェアで HDL コードをシミュレート |
トピック
概要
- FPGA-in-the-Loop シミュレーションのワークフロー
ブロックの生成とSystem object™のどちらを生成するかを選択し、FIL ウィザードと HDL ワークフロー アドバイザーのどちらを使用するかを決定します。 - FPGAインザループシミュレーション
FPGA インザループ (FIL) シミュレーションSimulinkまたはMATLABソフトウェアを使用して、既存の HDL コードに対して実際のハードウェアでデザインをテストする機能が提供されます。
FIL の要件と準備
- FIL インターフェイス生成用に DUT を準備する
ブロックと System object の FIL シミュレーションのための DUT ガイドライン。 - FPGAボードサポートパッケージをダウンロード
FPGA ボード サポート パッケージには、FPGA インザループ (FIL) シミュレーション、FPGA データ キャプチャ、または AXI マネージャー用にサポートされているすべてのボードの定義ファイルが含まれています。 - FPGA 設計ソフトウェア ツールのセットアップ
MATLABパスをXilinx®、Microchip、およびIntel®ソフトウェアに設定します。 - ガイド付きハードウェアセットアップ
FPGA インザループ、AXI マネージャー、または FPGA データ キャプチャで使用するハードウェアをコンフィギュレーションするための自動サポート パッケージ セットアップ プロセスの手順について説明します。 - 手動ハードウェアセットアップ
FIL 用のハードウェアとハードウェア ツールを準備するために必要な手順について説明します。 - ロジック アナライザーの構成
ロジック アナライザーで設定を調整します。
従来のコードから FIL インターフェイスを生成
- FILウィザードによるブロック生成
既存の HDL ソース ファイルから FPGA-in-the-Loop ブロックを生成し、 Simulinkシミュレーションに FPGA 実装を含めます。 - FIL ウィザードによるシステム オブジェクトの生成
既存の HDL ソース ファイルから FPGA イン ザ ループSystem objectを生成し、その FPGA 実装をMATLABシミュレーションに含めます。 - Verify HDL Implementation of PID Controller Using FPGA-in-the-Loop
This example shows you how to set up an FPGA-in-the-Loop (FIL) application using HDL Verifier™. - FPGA インザループを使用したデジタル アップコンバータの検証
この例では、FPGA インザループ シミュレーションを使用して、 Filter Design HDL Coder™で生成されたデジタル アップコンバーター デザインを検証する方法を示します。
MATLABコードから FIL System オブジェクトを生成 ( HDL Coderライセンスが必要)
- MATLABの HDL ワークフロー アドバイザーを使用した FIL シミュレーション
HDL ワークフロー アドバイザーを使用して、FPGA インザループSystem objectとテスト ベンチを生成します。
Simulinkモデルから FIL ブロックを生成 ( HDL Coderライセンスが必要)
- HDL ワークフロー アドバイザーを使用したテスト ベンチの生成とコード カバレッジの有効化 (HDL Coder)
HDL ワークフロー アドバイザーを使用して生成された HDL コード用にテスト ベンチとコード カバレッジを生成します。 - Simulinkの HDL ワークフロー アドバイザーを使用した FIL シミュレーション
HDL ワークフロー アドバイザーを使用して FPGA インザループ モデルを生成します。
トラブルシューティング
一般的なエラー メッセージと問題を修正しました。