Main Content

このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

手動ハードウェアセットアップ

Ethernet、JTAG、 PCI Express®接続を介して、FPGA インザループ (FIL)、FPGA データ キャプチャ、または AXI マネージャーを使用できます。FPGA ボードには、複数の接続方法をサポートするものと、1 つの接続方法のみをサポートするものがあります。FIL シミュレーションに使用する予定の接続方法に基づいてセットアップ手順を選択します。

可能な場合は、ガイド付きセットアップを使用してください。サポート パッケージのセットアップを実行するか、インストールを変更するには:

「MATLAB® Home」タブの「Environment」セクションで、 「HelpCheck for Updates」を選択します。

ガイド付きセットアップの詳細については、 「 ガイド付きハードウェアセットアップ 」を参照してください。

手順 1.FPGA開発ボードのセットアップ

JTAGまたはイーサネット接続

  1. これらのセットアップ手順中は、ボードの電源スイッチがオフになっていることを確認してください。

  2. FPGA 開発ボード上のすべてのジャンパが工場出荷時のデフォルトの位置にあることを確認してください。

  3. AC 電源コードを電源プラグに接続します。

  4. 電源アダプタ ケーブルを FPGA 開発ボードに差し込みます。

  5. JTAG ケーブルを FPGA 開発ボードとコンピュータに接続します。FIL シミュレーションにイーサネットを使用する場合でも、FPGA をプログラムするために JTAG ケーブルが必要です。

  6. FIL シミュレーションにイーサネット接続を使用する場合は、FPGA 開発ボードとコンピュータのイーサネット アダプタの間にクロスオーバー イーサネット ケーブルを接続します。

  7. FPGA ボードの電源スイッチをオンにします。

PCI Express接続

  1. これらのセットアップ手順中は、ボードの電源スイッチがオフになっていることを確認してください。

  2. ボードがサポートするPCI Express (PCIe) レーンの最大数を選択します。詳細については、ボードのユーザーマニュアルを参照してください。

    サポートされているボード PCI Expressセットアップドキュメンテーション
    DSP 開発キット、 Stratix® V エディションディップスイッチ SW6 の 3 つのスイッチ (PCIE_PRSNT2nx1、x4、x8) を ON に設定します。この設定では 8 レーン PCIe (デフォルトのボード設定) が選択されます。https://www.intel.com/content/www/us/en/products/details/fpga/development-kits/stratix/v-gs.html
    Cyclone® V GT FPGA 開発キットディップスイッチSW3の2つのスイッチ(PCIe_x1、x4)をONに設定します。この設定では 4 レーン PCIe (デフォルトのボード設定) が選択されます。https://www.intel.com/content/www/us/en/products/details/fpga/development-kits/cyclone/v-gt.html
    Kintex®-7 KC705ジャンパ J32 をピン 5 と 6 に接続するように設定します。この設定では 8 レーン PCIe (デフォルトのボード設定) が選択されます。https://www.xilinx.com/products/boards-and-kits/ek-k7-kc705-g.html
    Virtex®-7 VC707 ジャンパ J49 をピン 5 と 6 に接続するように設定します。この設定では、8 レーン PCIe が選択されます (デフォルトのボード設定ではありません)。https://www.xilinx.com/products/boards-and-kits/ek-v7-vc707-g.html

  3. ホストコンピュータの電源を切ります。

  4. FPGA 開発ボードをホスト コンピュータ内のPCI Expressスロットに取り付けます。

  5. Xilinx®ボードの場合は、外部電源を壁のコンセントに差し込みます。次に、電源アダプタ ケーブルを FPGA 開発ボードに接続します。

    Intel®ボードは外部電源を使用しません。

  6. JTAG ケーブルを FPGA 開発ボードとコンピュータに接続します。FIL シミュレーションにPCI Expressを使用する場合でも、FPGA をプログラムするために JTAG ケーブルが必要です。

  7. FPGA ボードの電源スイッチをオンにします。

  8. ホストコンピュータを起動します。

手順 2.ボード接続のセットアップ

HDL Verifier™ は、ホスト コンピューターに接続されているダウンロード ケーブルが 1 本だけであり、FPGA プログラミング ソフトウェアがこの接続を自動的に検出できることを前提としています。実際にはそうでない場合は、FPGA プログラミング ソフトウェアを使用して、正しいオプションで FPGA をプログラムします。

JTAG接続

  Intel

  Xilinx

イーサネット接続

FIL シミュレーション用にコンピュータ上でギガビット イーサネット ネットワーク アダプタをセットアップするには、次の手順に従ってください。

 Windows 7 セットアップ

 Windows Vistaセットアップ

 Windows XP セットアップ

 Linuxセットアップ

PCI Express接続

PCI Express接続による FIL は、64 ビットWindows®オペレーティング システムでのみサポートされます。

  1. FPGA ボード サポート パッケージ インストーラーを使用して、ボードのPCI Expressドライバーをインストールします。

  2. FPGA 開発ボードをプログラムした後、コンピュータを再起動します。オペレーティング システムは、新しいPCI Express接続を自動的に検出します。「ステップ9:」を参照してください。 PCI Express FILウィザードによるブロック生成 の下の「統合とシミュレーション」 > 「FPGA へのプログラミング ファイルのロード」 > 「 FIL ウィザードによるシステム オブジェクトの生成接続」。