このページは前リリースの情報です。該当の英語のページはこのリリースで削除されています。
手動ハードウェア設定
R2024aEthernet、JTAG、および PCI Express® 接続を介して、FPGA インザループ (FIL)、FPGA データ キャプチャ、または AXI マネージャーを使用できます。Xilinx® Zynq® ボードでは、USB イーサネット接続を介して FIL または AXI マネージャーを使用できます。一部の FPGA ボードは複数の接続方法をサポートし、一部のボードは 1 つの方法のみをサポートします。FIL シミュレーションに使用する予定の接続方法に基づいてセットアップ手順を選択します。
可能な場合は、ガイド付きセットアップを使用してください。サポート パッケージのセットアップを実行するか、インストールを変更するには:
MATLAB® Home タブの Environment セクションで、Help 、 Check for Updates を選択します。
ガイド付きセットアップの詳細については、ガイド付きハードウェアセットアップ を参照してください。
手順 1.FPGA開発ボードのセットアップ
JTAGまたはイーサネット接続
これらのセットアップ手順中は、ボードの電源スイッチがオフになっていることを確認してください。
FPGA 開発ボード上のすべてのジャンパーが工場出荷時のデフォルト位置にあることを確認します。
AC電源コードを電源プラグに接続します。
電源アダプタ ケーブルを FPGA 開発ボードに差し込みます。
JTAG ケーブルを FPGA 開発ボードとコンピューターに接続します。FIL シミュレーションにイーサネットを使用する場合でも、FPGA をプログラムするには JTAG ケーブルが必要です。
FIL シミュレーションにイーサネット接続を使用する場合は、FPGA 開発ボードとコンピューターのイーサネット アダプターの間にクロスオーバー イーサネット ケーブルを接続します。
FPGAボードの電源スイッチをオンにします。
PCI Express 接続
これらのセットアップ手順中は、ボードの電源スイッチがオフになっていることを確認してください。
ボードでサポートされる PCI Express (PCIe) レーンの最大数を選択します。詳細については、ボードのユーザー マニュアルを参照してください。
対応ボード PCI Express セットアップ ドキュメンテーション DSP 開発キット、Stratix® V エディション ディップスイッチSW6の3つのスイッチ（PCIE_PRSNT2nx1、x4、x8）をONに設定します。この設定では、8 レーン PCIe (デフォルトのボード設定) を選択します。 https://www.intel.com/content/www/us/en/products/details/fpga/development-kits/stratix/v-gs.html Cyclone® V GT FPGA 開発キット ディップスイッチSW3の2つのスイッチ（PCIe_x1、x4）をONに設定します。この設定では、4 レーン PCIe (デフォルトのボード設定) を選択します。 https://www.intel.com/content/www/us/en/products/details/fpga/development-kits/cyclone/v-gt.html Kintex®-7 KC705 ジャンパー J32 をピン 5 と 6 を接続するように設定します。この設定では、8 レーン PCIe (デフォルトのボード設定) を選択します。 https://www.xilinx.com/products/boards-and-kits/ek-k7-kc705-g.html Virtex®-7 VC707 ジャンパー J49 をピン 5 と 6 を接続するように設定します。この設定では、8 レーン PCIe (デフォルトのボード設定ではありません) を選択します。 https://www.xilinx.com/products/boards-and-kits/ek-v7-vc707-g.html ホストコンピュータの電源をオフにします。
FPGA 開発ボードをホスト コンピューター内の PCI Express スロットにインストールします。
Xilinx ボードの場合は、外部電源を壁のコンセントに差し込みます。次に、電源アダプタ ケーブルを FPGA 開発ボードに差し込みます。
Intel® ボードは外部電源を使用しません。
JTAG ケーブルを FPGA 開発ボードとコンピューターに接続します。FIL シミュレーションに PCI Express を使用する場合でも、FPGA をプログラムするには JTAG ケーブルが必要です。
FPGAボードの電源スイッチをオンにします。
ホストコンピュータを起動します。
手順 2.ボード接続のセットアップ
HDL Verifier™ は、ホスト コンピューターに接続されているダウンロード ケーブルが 1 本だけであり、FPGA プログラミング ソフトウェアがこの接続を自動的に検出できることを前提としています。実際にはそうでない場合は、FPGA プログラミング ソフトウェアを使用して、正しいオプションで FPGA をプログラムします。
JTAG接続
イーサネット接続
FIL シミュレーション用にコンピューターにギガビット イーサネット ネットワーク アダプターを設定するには、次の手順に従ってください。
コントロール パネルを開き、検索バーに「ネットワーク接続の表示」と入力します。検索結果からView network connectionsを選択します。
FPGA 開発ボードへの接続アイコンを右クリックし、ポップアップ メニューから [プロパティ] を選択します。
This connection uses the following items の下で Internet Protocol Version 4 (TCP/IPv4) を選択し、Properties をクリックします。
Use the following IP address を選択し、IP address を 192.168.0.1 に設定します。このアドレスがネットワーク上の別のコンピューターで使用されている場合は、このサブネット上の使用可能な IP アドレス (192.168.0.100 など) に変更します。この値はホスト コンピュータのアドレスを示します。Subnet mask を 255.255.255.0 に設定します。
図は TCP/IP 構成の例を示しています。
OK をクリックして TCP/IP プロパティを終了します。
Close をクリックして、ローカル エリア接続のプロパティを終了します。
PCI Express 接続
PCI Express 接続を介した FIL は、64 ビットの Windows® オペレーティング システムでのみサポートされます。
FPGA ボード サポート パッケージ インストーラーを使用して、ボード用の PCI Express ドライバーをインストールします。
FPGA 開発ボードをプログラムした後、コンピューターを再起動します。オペレーティング システムは新しい PCI Express 接続を自動的に検出します。「ステップ9:「統合とシミュレーション」>「FPGA へのプログラミング ファイルのロード」>「FILウィザードによるブロック生成 または FIL ウィザードによるシステムオブジェクトの生成 の下の「PCI Express 接続」。
