Main Content

このページは機械翻訳を使用して翻訳されました。元の英語を参照するには、ここをクリックします。

HDL Verifier 入門

HDL シミュレータと FPGA ボードを使用して Verilog と VHDL をテストおよび検証する

HDL Verifier™ を使用すると、FPGA、ASIC、SoC の VHDL® および Verilog® 設計をテストおよび検証できます。Siemens® Questa® または ModelSim®、Cadence® Xcelium™、および Xilinx® Vivado® シミュレータとの協調シミュレーションを使用して、MATLAB® または Simulink® で実行されるテストベンチで RTL を検証できます。これらの同じテストベンチを FPGA 開発ボードで再利用して、ハードウェア実装を検証できます。

HDL Verifier は、RTL テストベンチ用の SystemVerilog 検証モデルと完全な Universal Verification Methodology (UVM) 環境を生成します。これらのモデルは、SystemVerilog ダイレクト プログラミング インターフェイス (DPI) を介して Questa、Xcelium、Vivado シミュレーター、および Synopsys® VCS でネイティブに実行されます。

HDL Verifier は、MATLAB の Xilinx、Intel®、および Microchip ボード上の実装をデバッグおよびテストするためのツールを提供します。設計にプローブを挿入し、トリガー条件を設定して内部信号を MATLAB にアップロードし、視覚化と分析を行うことができます。

インストールと構成

    チュートリアル

    設計検証の自動化

    • HDL コシミュレーション

      HDL Verifier ソフトウェアは、MATLAB 関数、MATLAB System object™、および Simulink ブロックのライブラリで構成されており、これらすべてが HDL シミュレータと MATLAB または Simulink 間の通信リンクを確立します。

    • FPGA検証

      HDL Verifier は、Simulink または MATLAB および HDL Coder™ と連携し、サポートされている FPGA 開発環境を使用して、自動的に生成された HDL コードを FPGA に実装できるように準備します。

    • TLM コンポーネント生成

      HDL Verifier を使用すると、商用仮想プラットフォームを含む、あらゆる OSCI 互換 TLM 2.0 環境で実行できる SystemC トランザクション レベル モデル (TLM) を作成できます。

    • SystemVerilog DPI コンポーネントの生成

      HDL Verifier は Simulink Coder™ または MATLAB Coder と連携して、ダイレクト プログラミング インターフェイス (DPI) を備えた SystemVerilog コンポーネント内に生成された C コードとしてサブシステムをエクスポートします。

    注目の例

    FPGA インザループを使用した PID コントローラの HDL 実装の検証

    FPGA インザループを使用した PID コントローラの HDL 実装の検証

    この例では、HDL Verifier™ を使用して FPGA インザループ(FIL) アプリケーションを設定する方法を示します。

    スクリプトを開く
    MATLAB システム オブジェクトのコシミュレーション ウィザード

    MATLAB システム オブジェクトのコシミュレーション ウィザード

    コシミュレーション ウィザードを使用して HDL Verifier™ アプリケーションをセットアップします。

    スクリプトを開く
    Simulink HDL コシミュレーションを始める

    Simulink HDL コシミュレーションを始める

    Simulink® 環境で Cosimulation Wizard を使用して HDL Verifier™ アプリケーションをセットアップします。

    モデルを開く
    コシミュレーションを使用した HDL と Simulink のコード カバレッジの比較

    コシミュレーションを使用した HDL と Simulink のコード カバレッジの比較

    この例では、Simulink® と HDL シミュレーターを使用して、HDL クルーズ コントローラー設計の完全なコード カバレッジを実現する方法を示します。

    スクリプトを開く
    SystemVerilog DPI コンポーネント生成を始める

    SystemVerilog DPI コンポーネント生成を始める

    この例では、Simulink® モデルの比例積分微分 (PID) コントローラーから SystemVerilog DPI コンポーネントを生成する方法と、そのコンポーネントを HDL シミュレーターにエクスポートする方法を示します。

    モデルを開く
    MATLAB ベースの SystemVerilog DPI 生成を始める

    MATLAB ベースの SystemVerilog DPI 生成を始める

    この例では、MATLAB® で記述されたプログラム可能な方形波ジェネレーターの SystemVerilog DPI コンポーネントを生成し、それを HDL シミュレーターにエクスポートする方法を示します。

    スクリプトを開く
    TLMジェネレータを使い始める

    TLMジェネレータを使い始める

    この例では、Simulink Coder ™ または Embedded Coder® のいずれかの tlmgenerator ターゲットを使用して SystemC™/TLM コンポーネントを生成するように Simulink® モデルを構成する方法を示します。

    スクリプトを開く

    ビデオ

    HDL Verifier の概要
    HDL Verifier を使用して、FPGA、ASIC、SoC の Verilog および VHDL 設計をテストおよび検証します。HDL シミュレータとの協調シミュレーションを使用して、MATLAB または Simulink で実行されるテストベンチで RTL を検証します。同じテストベンチを FPGA および SoC 開発ボードで使用して、ハードウェアでの HDL 実装を検証します。