Main Content

このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

SystemVerilog DPI コンポーネントの生成を開始する

この例では、 Simulink®モデルの比例積分微分 (PID) コントローラーから SystemVerilog DPI コンポーネントを生成する方法と、そのコンポーネントを HDL シミュレーターにエクスポートする方法を示します。

要件と前提条件

この例ではこれらの製品が必要です。

  • サポートされている HDL シミュレーターのいずれか:Mentor Graphics® ModelSim®/QuestaSim® または Cadence® Xcelium™

  • サポートされている C コンパイラのいずれか:Microsoft® Visual C++ または GNU GCC

コード生成用のモデルをセットアップする

正しいターゲット ファイルを使用してモデルをセットアップするには、アプリ タブからアプリ アイコンをクリックして、HDL Verifier アプリを開きます。このアクション、 HDL Verifier タブがSimulinkツールストリップに追加されます。次に、Mode セクションで DPI Component Generation を選択し、モデルのシステム ターゲット ファイルを「systemverilog_dpi_grt.tlc」に設定します。Embedded Coder®がインストールされている場合、ターゲット ファイルは代わりに「systemverilog_dpi_ert.tlc」に設定されます。

DPI コンポーネントの SystemVerilog テストベンチを生成するには、HDL Verifier タブの Map セクションで、Include Testbench を選択します。

「準備」セクションの「C コード設定」をクリックして、モデルの構成パラメーターを開きます。

「ツールチェーン設定」セクションで、Windows を使用している場合は Visual Studio バージョンの 1 つを選択し、Linux を使用している場合は GCC ツールチェーンの 1 つを選択します。

「コードのみを生成」をクリアします。

テスト ポイント ロギング用の内部信号を選択します (オプション)

SystemVerilog 環境で DPI コンポーネントの内部信号にアクセスするには、DPI-C テスト ポイントのログ機能を使用します。

アクセスする信号をダブルクリックして信号を強調表示し、その信号名を入力します。信号をテスト ポイントとしてマークするには、 Simulinkツールストリップの準備セクションで、テスト ポイントをクリックします。また、内部信号のテスト ベクトルをキャプチャし、生成されたテストベンチでそのベクトルを再生するには、信号が強調表示されているときにギャラリーで 信号のログ をクリックします。

C API オプションを有効にします。[コンフィギュレーションパラメーター]ダイアログ ボックスの [コード生成]、[インターフェイス] タブで、[シグナル] を選択します。

テスト ポイントへのアクセスに使用する SystemVerilog 関数のインターフェイスを選択します。「コード生成 > SystemVerilog DPI」タブのオプションを使用して、生成された DPI コンポーネントをカスタマイズします。

「テスト ポイント アクセス関数」で、「テスト ポイントへのアクセス関数を生成」をNoneに設定すると、マークされたテスト ポイントは無視され、アクセス関数は生成されません。値をOne function per test pointに変更すると、各テスト ポイントに個別にアクセスできるようになります。この図は、この例で生成されたインターフェイスを示しています。

One function for all test pointsを使用すると、1 回の関数呼び出しですべてのテスト ポイントにアクセスできます。

SystemVerilog DPI コンポーネントの生成

  1. 「svdpi_pid」 Simulinkモデルで、Controller Subsystem ブロックを選択します。ツールストリップのGenerateセクションで、Generate DPI Componentをクリックします。

  2. 表示されるダイアログボックスで「ビルド」をクリックします。

  3. SystemVerilog コンポーネントは「Controller_build/Controller_dpi.sv」として生成されます。コード生成が完了したら、新しいコンポーネントを調べます。

生成されたテストベンチを実行する

HDL シミュレータを選択するには、ツールストリップの「検証」セクションで「シミュレータの選択」をクリックし、HDL シミュレータを選択するか、パスにシミュレータを追加します。

SystemVerilog テストベンチをバッチ モードでシミュレートするには、Run Testbench をクリックします。あるいは、Run Testbench > Launch Simulator in GUI mode をクリックして、GUI モードでシミュレーションを実行することもできます。

シミュレーションが終了すると、このテキストがコンソールに表示されます。

**************TEST COMPLETED (PASSED)**************