このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。
FPGA検証
HDL Verifier と HDL Coder による FPGA 検証
HDL Verifier™ は、Simulink® または MATLAB® および HDL Coder™ と連携し、サポートされている FPGA 開発環境を使用して、自動的に生成された HDL コードを FPGA に実装できるように準備します。FPGA インザループ(FIL) シミュレーションを使用すると、このソフトウェアと厳密に同期された FPGA ボードを使用して Simulink または MATLAB シミュレーションを実行できます。このプロセスにより、FPGA の速度でシミュレーションを高速化しながら、実際のデータを設計に取り込むことができます。
FIL プログラミング ファイルは、次のいずれかの方法で生成できます。
HDL Verifier FIL ウィザードを使用します。
HDL Coder ワークフロー アドバイザーを使用します。
FIL ウィザードは、HDL Coder ソフトウェアによって Simulink モデルから自動的に生成されたコードを含む、合成可能な HDL コードを使用します。ワークフロー アドバイザーで FIL を使用する場合、HDL Coder は読み込まれた設計から HDL コードを作成します。いずれにしても、この HDL コードは、設計との FIL 通信用にカスタマイズされたコードによって拡張され、FPGA プロジェクトに組み立てられます。該当するダウンストリーム ツールを使用してそのプロジェクトを処理し、検証のために開発ボード上の FPGA デバイスに自動的にダウンロードされるプログラミング ファイルを作成します。
HDL Verifier は、参照モデルでの FIL ブロックの使用と、MATLAB プログラムと組み合わせた System object™ の使用をサポートします。
製品の機能とプラットフォームのサポート
| 製品の特徴 | 必要な製品 | おすすめ商品 | サポートされているプラットフォーム |
|---|---|---|---|
| FPGA インザループ | MATLAB を使用した FIL シミュレーションの場合: MATLAB、Fixed-Point Designer™ Simulink を使用した FIL シミュレーションの場合: Simulink、Fixed-Point Designer | HDL Coder | Windows® 64 ビット; Linux® 64 ビット |
FILシミュレーション用に事前登録されたFPGAデバイス
HDL Verifier は、FPGA検証でサポートされるFPGAデバイス で説明されているように、デバイス上の FIL シミュレーションをサポートします。FPGA ボード サポート パッケージには、サポートされているすべてのボードの定義ファイルが含まれています。ベンダー固有のパッケージを 1 つ以上ダウンロードできますが、FIL を使用したり、新しい FPGA ボード ウィザードを使用して独自のボード定義ファイルをカスタマイズしたりする前に、パッケージの 1 つをダウンロードする必要があります (カスタム FPGA ボード定義の作成 を参照)。
HDL Verifier サポート パッケージのリストを表示するには、HDL Verifier でサポートされているハードウェア にアクセスしてください。FPGA ボード サポート パッケージをダウンロードするには:
MATLAB Home タブの Environment セクションで、Add-Ons 、 Get Hardware Support Packages をクリックします。
