Main Content

このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。

検証とHDLコード生成を統合

HDL Coder™ で生成された HDL コードを検証するためのテストベンチを生成します。

HDL Coder を使用して HDL コードを生成する場合、ツールには、生成されたコードをソースの MATLAB® または Simulink® 設計に対して自動的に検証するオプションが提供されます。HDL ワークフロー アドバイザーを使用して、コードの生成と検証をガイドします。HDL ワークフロー アドバイザーのご利用の前に (HDL Coder) および HDL ワークフロー アドバイザーを使用したテスト ベンチの生成とコード カバレッジの有効化 (HDL Coder) を参照してください。

生成されたコードの検証用に、次の 4 種類のテストベンチを生成できます。HDL シミュレーション、コシミュレーション、FPGA インザループ (FIL)、または DPI コンポーネント。後者の 3 つのテスト ベンチは、HDL Verifier™ ライセンスをお持ちの場合に提供されます。生成された HDL コードのテスト ベンチの選択 (HDL Coder)を参照してください。

トピック

コシミュレーション

FPGA インザループ

システムVerilog DPIコンポーネント

複数のテストベンチタイプの組み合わせ

関連情報