HDL モデリング ガイドライン
Simulink® モデルにおける HDL アルゴリズム設計のためのガイドライン
HDL モデリング ガイドラインは、HDL Coder™ でのコード生成用の Simulink モデル、MATLAB Function ブロック、および Stateflow® チャートの作成に関する推奨ガイドラインです。HDL Coder は FPGA、ASIC、SoC などのハードウェア プラットフォームを対象とするコードを生成するため、設計の一環として、ある程度のハードウェア アーキテクチャのガイダンスを提供しなければなりません。また、ハードウェアに実装される設計の速度と面積を最適化するための追加のガイドラインも使用できます。場合によっては、ガイドラインに STARC 提供などの業界標準の HDL ガイドラインも反映されていることが分かります。ガイドラインは、モデルの設計および互換性、サポートされているブロックおよびデータ型、速度と面積の最適化という 3 つのカテゴリに分けられます。
カテゴリ
- モデルの設計および互換性に関するガイドライン
HDL 互換 Simulink モデルの作成、クロック バンドル生成、ネイティブ浮動小数点のベスト プラクティス
- サポートされているブロックとデータ型設定に関するガイドライン
HDL コード生成におけるサポートされているブロックとデータ型に関する考慮事項
- 速度と面積の最適化に関するガイドライン
ターゲット FPGA デバイスに展開する設計の速度と面積の最適化に関するガイドライン