Vector Concatenate

同じデータ型の入力ベクトルを反復処理のために連結

ライブラリ:
Simulink / Commonly Used Blocks
Simulink / Math Operations
Simulink / Signal Routing
HDL Coder / Math Operations
HDL Coder / Signal Routing

Vector Concatenate ブロックの代替構成:
Matrix Concatenate

説明

Vector Concatenate ブロックは、入力信号を連結し、For Each Subsystem、While Iterator Subsystem、For Iterator Subsystem などのサブシステムで反復して処理できる非スカラー信号を作成します。

段階的に複数の Vector Concatenate ブロックを使用して出力信号を作成できますが、単一のブロックを使用して信号を連結するときと同様に結果はフラットになります。

出力信号の信号は、ブロックの入力信号と同じ順序で表示されます。ブロックの向きに関する端子の順番の詳細については、回転または反転したブロックの端子の位置の特定を参照してください。

バス配列を定義する場合は、Vector Concatenate ブロックまたは Matrix Concatenate ブロックを使用しなければなりません。詳細については、非バーチャルバスのバス配列へのグループ化を参照してください。

例

すべて展開する

ベクトルの連結

モデルを開く

Vector Concatenate ブロックは、受け取ったベクトルを連結し、それらを出力ベクトルに横に並べて配置します。

たとえば、VectorConcatenation モデルをシミュレートします。

入力ベクトルの [1 2] と [3 4] が連結されて、出力ベクトル [1 2 3 4] が作成されます。

拡張例

バス配列のモデル化

バスの配列を使用して構造化データをコンパクトに表現します。

モデルを開く

端子

入力

すべて展開する

Port_1 — 連結する最初の入力
スカラー | ベクトル | 行列 | 配列

連結する最初の入力。スカラー、ベクトル、行列、または配列として指定します。

入力は、同じデータ型でなければなりません。
行列と配列の入力は、[モード] が [多次元配列] に設定されているときのみサポートされます。

データ型が Simulink.Bus オブジェクトの場合、入力は非バーチャルバスでなければなりません。

Port_N — 連結する N 番目の入力
スカラー | ベクトル | 行列 | 配列

連結する N 番目の入力。スカラー、ベクトル、行列、または配列として指定します。

入力は、同じデータ型でなければなりません。
行列と配列の入力は、[モード] が [多次元配列] に設定されているときのみサポートされます。

依存関係

入力端子を追加するには、[入力数] を 2 以上の整数に設定します。

出力

すべて展開する

Port_1 — 入力信号の連結
スカラー | ベクトル | 行列 | 配列

指定した次元に沿った入力信号の連結です。出力のデータ型は入力と同じです。

パラメーター

すべて展開する

ブロックパラメーターを対話形式で編集するには、プロパティインスペクターを使用します。Simulink^® ツールストリップから、[シミュレーション] タブの [準備] ギャラリーで [プロパティインスペクター] を選択します。

入力数 — 入力端子の数
`2` (既定値) | 正の整数

ブロックの入力の数を 65536 以下で正の整数の実数値として指定します。

プログラムでの使用

ブロックパラメーターの値をプログラムで設定するには、関数 set_param を使用します。

パラメーター:	`NumInputs`
値:	`'2'` (既定値) \| positive integer in quotes
データ型:	`char` \| `string`

例: set_param(gcb,'NumInputs','3')

モード — 連結の種類
`ベクトル` | `多次元配列`

ブロックがベクトルと多次元配列のどちらの連結モードで機能するかを選択します。Vector Concatenate ブロックの既定の [モード] は [ベクトル] です。Matrix Concatenate ブロックの既定の [モード] は [多次元配列] です。

[ベクトル] を選択した場合、ブロックはベクトル連結を実行します。
[多次元配列] を選択した場合、ブロックは行列連結を実行します。

[モード] 設定入力信号出力信号

[モード] 設定	入力信号	出力信号
`ベクトル`	ベクトル行ベクトル (1 行 M 列の行列) 列ベクトル (M 行 1 列の行列) ベクトルと行ベクトルまたは列ベクトルのいずれかの組み合わせ	すべての入力がベクトルの場合、出力はベクトルになります。入力のいずれかが行ベクトルまたは列ベクトルである場合、出力はそれぞれ行ベクトルまたは列ベクトルになります。
`多次元配列`	任意の次元の信号 (スカラー、ベクトル、行列)	出力は、常に配列です。低次元の入力の場合、後の次元は `1` とみなされます。たとえば、出力が 4 次元で、入力が `[2x3]` (2 次元) の場合、このブロックは入力を `[2x3x1x1]` として取り扱います。連結は、[連結の次元] パラメーターで指定した次元に対して実行されます。

ベクトル

ベクトル
行ベクトル (1 行 M 列の行列)
列ベクトル (M 行 1 列の行列)
ベクトルと行ベクトルまたは列ベクトルのいずれかの組み合わせ

すべての入力がベクトルの場合、出力はベクトルになります。

入力のいずれかが行ベクトルまたは列ベクトルである場合、出力はそれぞれ行ベクトルまたは列ベクトルになります。

多次元配列

任意の次元の信号 (スカラー、ベクトル、行列)

出力は、常に配列です。

低次元の入力の場合、後の次元は 1 とみなされます。たとえば、出力が 4 次元で、入力が [2x3] (2 次元) の場合、このブロックは入力を [2x3x1x1] として取り扱います。

連結は、[連結の次元] パラメーターで指定した次元に対して実行されます。

プログラムでの使用

ブロックパラメーターの値をプログラムで設定するには、関数 set_param を使用します。

パラメーター:	`Mode`
値:	`'Vector'` \| `'Multidimensional array'`

例: set_param(gcb,'Mode','Vector')

連結の次元 — 入力配列を連結する出力次元
スカラー整数

入力配列を連結する出力の次元を指定します。

1 — 入力を垂直方向に連結します。垂直方向の行列の連結では、入力行列が縦に重ねて出力行列に配置されます。Vector Concatenate ブロックを挿入し、[モード] を [多次元配列] に設定する場合、既定の設定は 1 です。
2 — 入力を水平方向に連結します。水平方向の行列の連結では、入力行列が横に並べて出力行列に配置されます。Matrix Concatenate ブロックを挿入する場合、既定の設定は 2 です。
3 以上 — 入力に対して多次元連結を実行します。

入力行列は、連結のために互換性のあるサイズでなければなりません。垂直方向の連結には、入力行列が同じ列数であることが必要です。水平方向の連結には、入力行列が同じ行数であることが必要です。

依存関係

このパラメーターを有効にするには、[モード] を [多次元配列] に設定します。

プログラムでの使用

ブロックパラメーターの値をプログラムで設定するには、関数 set_param を使用します。

パラメーター:	`ConcatenateDimension`
値:	scalar integer in quotes
データ型:	`char` \| `string`

例: set_param(gcb,'ConcatenateDimension','3')

ブロックの特性

データ型	`Boolean` \| `double` \| `enumerated` \| `fixed point` \| `half` \| `image` \| `integer` \| `single`
直達	`はい`
多次元信号	`いいえ`
可変サイズの信号	`はい`
ゼロクロッシング検出	`いいえ`

代替構成

すべて展開する

Matrix Concatenate — 同じデータ型の入力行列を反復処理のために連結

Matrix Concatenate ブロックでは、[モード] が [多次元配列] に設定されます。

ライブラリ:
Simulink / Math Operations
Simulink / Matrix Operations
DSP System Toolbox / Math Functions / Matrices and Linear Algebra / Matrix Operations
HDL Coder / Math Operations

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成
HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーションオプションがあります。

HDL アーキテクチャ

このブロックには 1 つの既定の HDL アーキテクチャがあります。

HDL ブロックプロパティ

ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定の設定は `0` です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成されたコードに挿入する入力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプラインステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定の設定は `0` です。詳細については、OutputPipeline (HDL Coder)を参照してください。

複素数データのサポート

このブロックは、複素信号のコード生成をサポートしています。

FOR-GENERATE ループのサポート

このブロックについては、HDL Coder は FOR-GENERATE ループを使用してコードを生成します。詳細については、For-Generate ループの展開 (HDL Coder)を参照してください。

Vector Concatenate

説明