Main Content

このページの翻訳は最新ではありません。ここをクリックして、英語の最新版を参照してください。

コード生成レポートの作成と使用

レポートの生成

次の表にリストされたオプションを 1 つ以上選択すると、HDL Coder™ ソフトウェアは HTML コード生成レポートを作成して表示します。[コンフィギュレーション パラメーター] ダイアログ ボックスの [HDL コード生成] 、 [レポート] ペインで UI オプションを指定できます。

GUI オプションmakehdl プロパティ依存関係
トレーサビリティ レポートの生成Traceability

HDL コードの生成を有効にしなければなりません。

リソース利用レポートを生成ResourceReport

HDL コードの生成と生成されたモデルを有効にしなければなりません。

上位のタイミングのクリティカル パス レポートを生成CriticalPathEstimation

HDL コードの生成と生成されたモデルを有効にしなければなりません。

最適化レポートを生成OptimizationReport

HDL コードの生成と生成されたモデルを有効にしなければなりません。

モデルの Web ビューを生成HDLGenerateWebview

HDL コードの生成を有効にしなければなりません。

コードを生成すると、コード生成レポートが別のウィンドウに表示されます。

コード生成レポート

コード生成レポートは、[概要]、[クロック概要]、[コード インターフェイス レポート]、および次の 1 つ以上の次のオプション セクションを含む HTML ファイルです。

  • トレーサビリティ レポート

  • リソース利用レポート

  • 上位のタイミングのクリティカル パス レポートを生成

  • 最適化レポート

  • モデルの Web ビュー

[Summary] にはモデル、DUT、コードを生成した日付および最上位の設定に関する情報がまとめられています。また、[Summary] には、既定値ではない値をもつモデルのプロパティも表示されます。

[コード インターフェイス レポート] には、DUT 入力および出力端子名、データ型およびビット幅が表示されます。レポートには、Simulink® モデル内の各入力端子および出力端子に対応するリンクが表示されます。

タイミングおよび面積レポート

[リソース利用レポートを生成] を選択すると、HDL Coder は、コード生成レポートに [タイミングおよび面積レポート] セクションを追加します。レポートのこのセクションには、以下のサブセクションが含まれます。

  • 高水準リソース レポート: [概要] セクションには、テスト対象デバイス (DUT) で使用される乗算器、加算器と減算器、およびレジスタの概要が表示されます。

    [詳細レポート] セクションには、各サブシステムで使用されるリソースの詳細情報が含まれています。可能な場合、詳細レポートにはモデル内の対応するブロックへのリンクが含まれています。[詳細レポート] セクションの中には、以下もあります。

    • [レジスタ] セクション。レジスタのビット幅について積の和として計算された合計 1 ビットのレジスタとその発生頻度が表示されます。

    • [静的シフト演算子] セクションと [動的シフト演算子] セクション。"静的シフト" は、マスク定数であるシフト値です。シフト ロジックは変わりません。"動的シフト" は、ブロックへの入力として指定されるシフト値です。動的シフトは静的シフトよりもリソース使用量が大きいため、慎重に使用する必要があります。

  • ターゲット固有のレポート: モデルに対してターゲット固有のコード生成を要求した場合、このサブセクションにリソース利用レポートが表示されます。

最適化レポート

[最適化レポートを生成] を選択すると、HDL Coder は、以下のサブセクションを含む [最適化レポート] セクションを追加します。

  • 分散型パイプライン方式: サブシステムで DistributedPipelining オプションが有効になっている場合、このサブセクションには分散型パイプライン方式の変換を適用する前後のレジスタを比較する表が表示されます。

  • ストリーミングおよび共有: 共有またはストリーミング最適化を指定したサブシステムに関する概要および詳細情報、遅延の均衡化の概要。

  • ターゲット コード生成: 浮動小数点データ型をもつサブシステムについて、ターゲット デバイスの概要とターゲット マッピングのステータスが表示されます。

  • 遅延の均衡化: 並列パスの遅延を一致させるために出力端子に追加されたパイプライン レイテンシおよび位相遅延の詳細な情報が提供されます。

  • 適応パイプライン: 適応パイプライン最適化のステータス、パイプライン レジスタが挿入されたブロック、およびパイプライン レジスタの数が表示されます。

  • 階層のフラット化: 階層のフラット化のステータス、[FlattenHierarchy] が [on] または [off] に設定されているサブシステム、およびインラインの HDL ファイルが表示されます。

関連するトピック