Main Content

Single Port RAM

  • ライブラリ:
  • HDL Coder / HDL RAMs

  • Single Port RAM block

説明

Single Port RAM ブロックは、読み取りと書き込みの順次処理をサポートする RAM をモデル化します。

読み取りと書き込みの同時処理をサポートする RAM をモデル化する場合は、Dual Port RAM ブロックまたは Simple Dual Port RAM ブロックを使用します。

端子

入力

すべて展開する

we が true の場合に RAM のメモリ位置に書き込むデータ。データは幅とデータ型を入力信号から継承します。dindoublesingleinteger、または fixed-point (fi) オブジェクトに、かつ、実数または複素数にできます。

データ型: single | double | int8 | int16 | uint8 | uint16 | fixed point

we が true の場合にデータを書き込むアドレス。この値は fixed-point(fi) または integer のいずれかにでき、符号なしで小数部の長さが 0 でなければなりません。

データ型: uint8 | uint16 | fixed point

we が true の場合、RAM の指定したメモリ位置にデータが書き込まれます。

データ型: Boolean

出力

すべて展開する

アドレス addr からの出力データ。

パラメーター

すべて展開する

最小ビット幅は 2、最大ビット幅は 29 です。

プログラムでの使用

ブロック パラメーター: ram_size
型: string スカラー | 文字ベクトル
値: 最小値は 2、最大値は 29
既定の設定: '8'

書き込みアクセス中の出力データ dout を制御します。次のいずれかとして指定します。

  • New data — 書き込み中の出力端子 dout のデータは新しいデータになります。

  • Old data — 書き込み中の出力端子 dout のデータは古いデータになります。

プログラムでの使用

ブロック パラメーター: dout_type
型: string スカラー | 文字ベクトル
値: "New data" | "Old data"
既定の設定: 'New data'

アルゴリズム

すべて展開する

RAM ブロックに対して生成された HDL コードには以下が含まれます。

  • 読み取りデータ出力に対する 1 クロック サイクルのレイテンシ。

  • リセット信号はなし。HDL コードにリセットが含まれていると、一部の合成ツールで RAM が推定されないためです。

RAM ブロックのコード生成では、blockname.ext という個別のファイルが作成されます。blockname は、RAM ブロックの名前から派生します。ext は、ターゲット言語のファイル名拡張子です。

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

バージョン履歴

R2014a で導入