Single Port RAM System
初期値を指定できる hdl.RAM System object に基づく Single Port RAM ブロック
ライブラリ:
HDL Coder /
HDL RAMs
説明
これらのブロックは、hdl.RAM
System object™ を使用する MATLAB System ブロックです。RAM タイプを Dual port
、Simple dual port
、Single port
、True dual port
、または Simple tri port
として指定できます。シミュレーション動作については、Single Port RAM System ブロックは Single Port RAM と同様の動作になります。
MATLAB System ブロック実装を使用すると、以下が可能です。
RAM の初期値を指定できます。[ブロック パラメーター] ダイアログ ボックスで、[Specify the RAM initial value] の値を入力します。
これらのブロックを Simulink® モデル内で使用すると、より高速なシミュレーション結果が得られます。
ベクトル データの使用時に
hdl.RAM
System object の機能を利用して並列 RAM バンクを作成できます。大規模なデータ メモリのパフォーマンスとサポートが向上します。
制限
ブロックでは
boolean
入力はサポートされません。ブロックへの入力については、すべてのboolean
型をufix1
にキャストします。RAM の FPGA ビットストリームを作成する場合、RAM の内容はグローバルなリセット ロジックでリセットされません。RAM をリセットするには、必ずリセット ロジックを実装してください。
RAM アドレスは
fixed-point (fi)
またはinteger
のいずれかで、符号なしの2
~31
ビット長でなければなりません。
端子
入力
出力
パラメーター
拡張機能
バージョン履歴
R2017b で導入