ネイティブ浮動小数点

HDL Coder のネイティブ浮動小数点サポート入門
HDL Coder でのネイティブ浮動小数点のサポートについて説明します。
ネイティブ浮動小数点を使用したターゲットに依存しない HDL コードの生成
浮動小数点 Simulink^® モデルから HDL コードを生成する。
ネイティブ浮動小数点から生成されたコードの検証
浮動小数点モデルから生成されたコードを HDL テストベンチ、コシミュレーションおよび FPGA インザループを使用して検証する方法。
ネイティブ浮動小数点の数値に関する考慮事項
最も近い偶数への丸め、非正規数、例外処理、相対精度と ULP の考慮事項について学習する。
ネイティブ浮動小数点演算の ULP の考慮事項
ULP の考慮事項、ネイティブ浮動小数点演算の ULP 値、および IEEE-754 コンプライアンスへの準拠。
ネイティブ浮動小数点のレイテンシに関する考慮事項
浮動小数点演算子のレイテンシを確認する方法と、レイテンシをカスタマイズするさまざまな方法を学びます。
ネイティブ浮動小数点を使用してサポートされる Simulink ブロック
浮動小数点モデルでの演算子とサポートされるブロックのリスト。
浮動小数点演算子のレイテンシ値
ネイティブ浮動小数点モードでサポートされる演算のレイテンシ値。
合成実行なしのクリティカルパスの推定
サードパーティ製の合成ツールを使用しないで、設計内での推定クリティカルパスを検出します。
HDL ブロックプロパティ: ネイティブ浮動小数点
ネイティブ浮動小数点の特定のブロック実装でサポートされている HDL コード生成パラメーター
Synthesis Benchmark of Common Native Floating Point Operators
This example shows how to access and generate synthesis benchmarks for common native floating-point operators with Xilinx® Vivado® and Intel® Quartus® tool.

トラブルシューティング

浮動小数点演算への十分な遅延の割り当て

浮動小数点演算での遅延割り当て問題に関するエラーメッセージで示された内容の原因および考えられる解決策。

レート差の大きいマルチレート設計ための生成された HDL コードの最適化

レート差の大きいマルチレートモデルにおける HDL コード生成の問題の原因と可能な解決法

注目の例

浮動小数点のサポート: ベクトル制御アルゴリズム

この例では、単精度と半精度の浮動小数点型を使用して実装された永久磁石同期機 (PMSM) のベクトル制御 (FOC) アルゴリズムを確認します。

スクリプトを開く

Design Model by Using HDL Coder Native Floating Point and Intel Hard Floating Point

Create a model design that uses both HDL Coder™ native floating-point (NFP) and Intel® hard floating-point (HFP) IP. Using the NFP and HFP blocks together in a mixed design offers better FPGA resource utilizations. For complex models, this mixed design allows you to have bigger design into the FPGA fabric.

ライブスクリプトを開く

ネイティブ浮動小数点

関数

ブロック

HDL Floating Point Operations

チェック

概要とデータ型チェック

サポートされているブロックとブロックの使用法チェック

レイテンシと ULP のチェック

モデル設定

ネイティブ浮動小数点

診断

リソース共有

クリティカル パスの推定

検証

トピック

関連情報

トラブルシューティング

注目の例

浮動小数点のサポート: ベクトル制御アルゴリズム

Design Model by Using HDL Coder Native Floating Point and Intel Hard Floating Point

クリティカルパスの推定