クロッキングとマルチレート設計

クロック生成、マルチレートモデルの HDL コード生成のガイドライン

モデル設定

グローバルオーバーサンプリングクロックの生成
多くの設計では、DUT は完結していません。
マルチレートモデルからのコード生成
単一クロック、シングルタスクマルチレートモデルの HDL コード生成の概要。
マルチレートモデルの HDL コード生成に関する要件
HDL コード生成のためのマルチレートモデルとブロックの設定に関するガイドライン
マルチレートモデルのタイミングコントローラー
マルチレートモデルのタイミングコントローラーとクロックイネーブルの概要。
タイミングコントローラーに対するリセットの生成
タイミングコントローラーのリセット生成方法。
HDL コード生成のための Triggered Subsystem の使用
Triggered Subsystem と [Trigger As Clock] プロパティの使用方法、HDL コードの生成方法。