クロッキングとマルチレート設計

クロック生成、マルチレートモデルの HDL コード生成のガイドライン

単一または複数のクロックおよびクロック制御要素 (クロックのリセットやタイミングコントローラーなど) を使用してマルチレートモデル用の HDL コードを生成します。

トピック

グローバルオーバーサンプリングクロックの生成
グローバルオーバーサンプリングクロックを生成して DUT を大規模な設計に統合する。
マルチレートモデルからのコード生成
単一クロック、シングルタスクマルチレートモデルの HDL コード生成の概要。
マルチレートモデルの HDL コード生成に関する要件
HDL コード生成のためのマルチレートモデルとブロックの設定に関するガイドライン
マルチレートモデルのタイミングコントローラー
マルチレートモデルのタイミングコントローラーとクロックイネーブルについて学習する。
タイミングコントローラーに対するリセットの生成
タイミングコントローラーのリセット生成方法。
HDL コード生成のための Triggered Subsystem の使用
Triggered Subsystem と [Trigger As Clock] プロパティの使用方法、HDL コードの生成方法。
Use Triggered Subsystem for Asynchronous Clock Domain
Design a model for an asynchronous clock domains using triggered subsystems.

この例では、HDL Coder™ で複数の最上位の同期クロック入力端子をインスタンス化する方法を示します。