ヘルプセンターヘルプセンター

外部コンポーネントのインターフェイス

HDL コードのインスタンス化、ブラックボックスインターフェイス、Xilinx^® System Generator、Altera^® DSP Builder、HDL コシミュレーション

モデル設定

実数とブラックボックスインターフェイスの診断のパラメーター

テストベンチ生成出力のパラメーター

例および操作のヒント

外部の HDL コード

DocBlock を使用したカスタム HDL コードの統合
DocBlock ブロックを使用してカスタム HDL コードを統合。
サブシステムのブラックボックスインターフェイスの生成
サブシステムから既存または古い形式の HDL コードへのインターフェイスの生成方法
参照モデル用のブラックボックスインターフェイスの生成
Model ブロックのブラックボックス実装は、古い形式または手書きの HDL コードが既にある場合に指定します。
双方向端子の指定
ブラックボックスへの双方向端子の指定。
サブシステムで再利用可能なコードの生成
同一のサブシステムまたはマスクパラメーターの値以外が同一のサブシステムの共有コードを生成する。
ブラックボックスまたは HDL コシミュレーションインターフェイスのカスタマイズ
生成されたインターフェイスの端子の生成と命名および他の属性を制御するためのブロック実装パラメーターの使用方法。

サードパーティ製のツール

Altera DSP Builder サブシステムの作成
Altera DSP Builder および HDL Coder™ の両方を使用した、モデルからのコード生成。
Xilinx System Generator サブシステムの作成
Xilinx System Generator for DSP および HDL Coder の両方を使用した、モデルからのコード生成。
コシミュレーションモデルの生成
HDL シミュレーターでコシミュレートする Simulink モデルを自動的に生成します。

概念

パススルーおよび NOP 実装
生成されたコードの選択されたサブシステムのバイパスまたは省略。

注目の例

HDL Coder での Xilinx System Generator for DSP の使用

HDL Coder での Xilinx System Generator for DSP の使用

この例では、HDL Coder™ での Xilinx® System Generator for DSP の使用方法を示します。

スクリプトを開く

HDL Coder での Altera DSP Builder Advanced Blockset の使用

HDL Coder での Altera DSP Builder Advanced Blockset の使用

この例では、HDL Coder™ での Altera® DSP Builder Advanced Blockset の使用方法を示します。

スクリプトを開く