最新のリリースでは、このページがまだ翻訳されていません。 このページの最新版は英語でご覧になれます。
DocBlock ブロックを使用したカスタム HDL コードの統合
サブシステムから既存または古い形式の HDL コードへのインターフェイスの生成方法
Model ブロックのブラック ボックス実装は、古い形式または手書きの HDL コードが既にある場合に指定します。
ブラック ボックスへの双方向端子の指定
同一のサブシステムまたはマスク パラメーターの値以外が同一のサブシステムの共有コードを生成する
ブラック ボックスまたは HDL コシミュレーション インターフェイスのカスタマイズ
生成されたインターフェイスの端子の生成と命名および他の属性を制御するためのブロック実装パラメーターの使用方法。
Altera DSP Builder および HDL Coder™ の両方を使用した、モデルからのコード生成。
Xilinx System Generator サブシステムの作成
Xilinx System Generator for DSP および HDL Coder の両方を使用した、モデルからのコード生成。
HDL シミュレーターでコシミュレートする Simulink モデルを自動的に生成します。
生成されたコードの選択されたサブシステムのバイパスまたは省略