外部コンポーネントのインターフェイス
カスタム HDL コードやベンダー固有の AMD または Intel のブロックなどの外部コンポーネントを統合
HDL Coder™ を使用して、カスタム HDL コードやベンダー固有のブロックなどの外部コンポーネントを設計に統合できます。
DocBlock ブロックを使用してカスタム HDL コードを設計に追加し、ブラック ボックス インターフェイスを作成します。ブラック ボックス インターフェイスを使用して、既存の手書きの HDL コード、サードパーティ製の IP、または HDL Coder で生成されたコードのインターフェイスを作成できます。
パフォーマンスが最適化された AMD® または Intel® のブロックを使用してモデルを構築し、統合された HDL コードを生成します。AMD Vitis Model Composer や DSP Builder for Intel FPGAs などのサードパーティ製ツールを HDL Coder と共に使用して、さまざまなベンダー固有の HDL ブロックを設計内の Simulink® ブロックと統合します。
トピック
一般
- パススルーおよび NOP 実装
生成されたコードの選択されたサブシステムのバイパスまたは省略。
外部の HDL コード
- DocBlock を使用したカスタム HDL コードの統合
DocBlock ブロックを使用してカスタム HDL コードを統合。 - サブシステムのブラック ボックス インターフェイスの生成
サブシステムから既存または古い形式の HDL コードへのインターフェイスの生成方法 - 参照モデル用のブラック ボックス インターフェイスの生成
Model ブロックのブラック ボックス実装は、古い形式または手書きの HDL コードが既にある場合に指定します。 - 双方向端子の指定
ブラック ボックスへの双方向端子の指定。 - ブラック ボックスまたは HDL コシミュレーション インターフェイスのカスタマイズ
生成されたインターフェイスの端子の生成と命名および他の属性を制御するためのブロック実装パラメーターの使用方法。 - コシミュレーション モデルの生成
HDL シミュレーターでコシミュレートする Simulink モデルを自動的に生成します。
サードパーティ製のツール
- Generate Code for AMD Blocks by Using AMD Vitis Model Composer
Generate HDL code for the model that contains AMD blocks by using AMD Vitis Model Composer. (R2025a 以降) - Altera DSP Builder サブシステムの作成
Altera® DSP Builder および HDL Coder の両方を使用した、モデルからのコード生成。
注目の例
HDL Coder での Xilinx System Generator for DSP の使用
この例では、HDL Coder™ での Xilinx® System Generator for DSP の使用方法を示します。
HDL Coder での Altera DSP Builder Advanced Blockset の使用
この例では、HDL Coder™ での Altera® DSP Builder Advanced Blockset の使用方法を示します。
