マルチレートモデルのタイミングコントローラー

マルチレートモデルは、複数のサンプルレートで実行されるブロックを含むモデルです。さまざまなサンプルレートで動作するブロックを追加するか、シングルレートのモデルに対してストリーミング、共有、クロックレートパイプラインなどの HDL 最適化を有効にすることで、マルチレートモデルを作成できます。マルチレートモデルで、HDL Coder™ は、モデルのタイミング信号を定義する "タイミングコントローラー" エンティティを作成します。これらのタイミング信号は、クロック、リセット、外部クロックイネーブル入力およびクロックイネーブル出力などの信号です。タイミングコントローラーは、1 つ以上のカウンターを使用して単一の基本クロックから必要なレートを生成し、複数のクロックイネーブルを作成します。

単一クロックモードでは、以下のようになります。

マルチレートモデルがある場合、HDL Coder はタイミングコントローラーを生成します。
基本クロックレートはモデル内で最も速いレートです。
マルチレートモデルから生成される HDL コードでは DUT のベース速度に対応する単一の基本クロック入力が使用されます。

複数クロックモードでは、以下のようになります。

DUT にクロックデバイダーが必要なダウンサンプリング演算が含まれている場合、HDL Coder はタイミングコントローラーを生成します。タイミングコントローラーの出力はクロックイネーブル信号で、実行されるレートはタイミングコントローラーの基本クロックより整数倍遅くなります。
複数クロックモードでは、基本クロックレートはありません。
マルチレートモデルから生成された HDL コードでは DUT 内のレートごとに 1 つのクロック入力が使用されます。複数クロックモードで生成されるクロックデバイダーの数は、さまざまなレート全体に対する一意のダウンサンプリング要求の数によって決まります。

タイミングコントローラーの命名

タイミングコントローラーは、必要なレートと位相の情報が含まれる一連のクロックイネーブルを生成して、各クロックイネーブルの名前で設計のクロックを制御します。クロックイネーブルの命名には、モデルの基本レートに対するクロックイネーブルが示されます。モデルの基本レートは DUT にない可能性があります。この命名規則により、生成された HDL コードにサンプルレートの色をマッピングする際の命名が一貫します。サンプルレートの色の詳細については、サンプル時間情報の表示を参照してください。

たとえば、モデルの基本レートが DUT 内で使用されない場合、モデルの基本レートがモデル内で最速レートであるため、タイミングコントローラーのクロックは enb ではなく enb_1_2_0 とラベルが付けられます。この場合、enb_1_2_0 は、モデルの基本レートが DUT ベース速度の 2 倍であることを意味します。

タイミングコントローラーエンティティ定義はそれぞれ個別のコードファイルに書き込まれます。タイミングコントローラーファイルおよびエンティティの名前は、DUT の名前から派生します。タイミングコントローラーの名前を形成するには、HDL Coder で DUT の名前に TimingControllerPostfix プロパティの値を付加します。たとえば、DUT の名前が my_test の場合、既定のケースでは HDL Coder は TimingControllerPostfix 値 _tc を追加してタイミングコントローラーの名前を my_test_tc とします。

参考

関数

makehdl | makehdltb

モデル設定

タイミングコントローラーの接尾辞 | タイミングコントローラーのアーキテクチャ | タイミングコントローラーの最適化