Compare To Constant

R2026b

指定した定数と信号を比較する方法の定義

• 

Compare To Constant block

To add a block to a model, double-click the canvas and start typing the block name. Then, select the block from the list.

ライブラリ:
Simulink / Logic and Bit Operations
HDL Coder / Logic and Bit Operations

説明

Compare To Constant ブロックは、入力信号を定数と比較します。[定数値] パラメーターに定数を指定します。[演算子] パラメーターで、入力を定数値と比較する方法を指定します。

例

MATLAB System ブロックを使用した大数の法則の確認

この例では、MATLAB Systemブロックを使用して Simulink で大数の法則を説明する方法を示します。

• モデルを開く

端子

入力

Port_1 — 入力信号

スカラー | ベクトル | 行列

スカラー、ベクトル、または行列として指定した入力信号を定数と比較します。ブロックはまず [定数値] パラメーターを入力データ型に変換し、指定された演算を実行します。

データ型: half | single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | bus

出力

Port_1 — 出力信号

0 | 1 | ベクトル | 行列

出力は、比較が false の場合は 0 であり、true の場合は 1 です。

データ型: uint8 | Boolean

パラメーター

演算子 — 論理演算子

<= (既定値) | == | ~= | < | >= | >

このパラメーターは、次のような値を取ります。

• == - 入力が指定された定数と等しいかどうかを調べます。

• ~= - 入力が指定された定数と等しくないかどうかを調べます。

• < - 入力が指定された定数より小さいかどうかを調べます。

• <= - 入力が指定された定数以下であるかどうかを調べます。

• > - 入力が指定された定数より大きいかどうかを調べます。

• >= - 入力が指定された定数以上であるかどうかを調べます。

プログラムでの使用

ブロック パラメーター: relop

型: 文字ベクトル

値: '==' | '~='| '<' |'<='| '>='| '>'

既定の設定: '<='

定数値 — 比較する定数

定数

入力と比較する定数値を指定します。

プログラムでの使用

ブロック パラメーター: const

型: 文字ベクトル

値: スカラー | ベクトル | 行列 | N 次元配列

既定の設定: '3.0'

出力データ型 — 出力のデータ型

boolean (既定値) | uint8

出力のデータ型 ([boolean] または [uint8]) を指定します。

プログラムでの使用

ブロック パラメーター: OutDataTypeStr

型: 文字ベクトル

値: 'boolean' | 'uint8'

既定の設定: 'boolean'

ゼロクロッシング検出を有効にする — ゼロクロッシング検出を有効にする場合に選択

'on' (既定値) | 'off'

ゼロクロッシング検出を有効にする場合は選択します。詳細については、ゼロクロッシング検出を参照してください。

プログラムでの使用

ブロック パラメーター: ZeroCross

型: 文字ベクトル

値: 'off' | 'on'

既定の設定: 'on'

ブロックの特性

データ型	Boolean | double | enumerated | fixed point | half | integer | single
直達	はい
多次元信号	はい
可変サイズの信号	はい
ゼロクロッシング検出	はい

詳細

モデル カバレッジ

Simulink^® Coverage™ ライセンスがある場合、Compare To Constant ブロックは条件カバレッジの対象になります。

条件カバレッジでは以下の内容が測定されます。

• 入力と指定された定数の比較が真になる回数

• 入力と指定された定数の比較が偽になる回数

[関係演算子の境界] (Simulink Coverage) カバレッジ メトリクスを選択すると、Compare To Constant ブロックは関係演算子の境界カバレッジの対象になります。詳細については、関係演算子の境界カバレッジ (Simulink Coverage)を参照してください。

拡張機能

C/C++ コード生成
Simulink® Coder™ を使用して C および C++ コードを生成します。

HDL コード生成

HDL Coder™ を使用して FPGA 設計および ASIC 設計のための VHDL、Verilog および SystemVerilog のコードを生成します。

HDL Coder™ には、HDL の実装および合成されたロジックに影響する追加のコンフィギュレーション オプションがあります。

HDL アーキテクチャ

このブロックには 1 つの既定の HDL アーキテクチャがあります。

HDL ブロック プロパティ

一般

HDL プロパティ	説明
ConstrainedOutputPipeline	既存の遅延を設計内で移動することによって出力に配置するレジスタの数。分散型パイプラインではこれらのレジスタは再分散されません。既定値は 0 です。詳細については、ConstrainedOutputPipeline (HDL Coder)を参照してください。
InputPipeline	生成されたコードに挿入する入力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定値は 0 です。詳細については、InputPipeline (HDL Coder)を参照してください。
OutputPipeline	生成されたコードに挿入する出力パイプライン ステージ数。分散型パイプラインと制約付き出力パイプラインでは、これらのレジスタを移動できます。既定値は 0 です。詳細については、OutputPipeline (HDL Coder)を参照してください。
SynthesisAttributes	モデルのブロックとブロック出力信号の合成属性を指定します。生成された HDL コードには、これらの属性が含まれます。詳細については、SynthesisAttributes (HDL Coder)を参照してください。

サポートするデータ型

次の表に、HDL コード生成用に入力端子でサポートされているデータ型をリストします。

入力端子	次元	固定小数点値	浮動小数点値	組み込み整数	バス信号	ブール値	複素数値
Port_1	スカラー ベクトル 2 次元までの行列	あり	half single double	あり	なし	なし	あり

出力端子は、[出力データ型] パラメーターの値に応じて、データ型 uint8 または boolean を出力します。

ネイティブ浮動小数点入力データ型を使用する場合に HDL コードを生成するには、[コンフィギュレーション パラメーター] ダイアログ ボックスの [HDL コード生成]、[浮動小数点] ペインを開き、[浮動小数点の使用] パラメーターを選択します。詳細については、ネイティブ浮動小数点を使用したターゲットに依存しない HDL コードの生成 (HDL Coder)を参照してください。

ネイティブ浮動小数点のレイテンシ

half、single、または double データ型をブロックへの入力として使用する場合、レイテンシ手法 (HDL Coder)モデル コンフィギュレーション パラメーターを使用して、ネイティブ浮動小数点ライブラリを使用するときにブロックのレイテンシを最小レイテンシ値と最大レイテンシ値のいずれにマッピングするかを指定できます。ブロックでは、次のネイティブ浮動小数点レイテンシ値がサポートされています。

浮動小数点データ型	レイテンシ手法設定	レイテンシ サイクル	カスタム レイテンシのサポート
double	最小値	1	なし
	最大値	3
single	最小値	1	なし
	最大値	3
half	最小値	1	なし
	最大値	2

このブロックはマルチサイクル実装を使用して、生成されたコードで追加のレイテンシを導入します。追加されたレイテンシを確認するには、生成されたモデルまたは検証モデルを表示します。生成されたモデルと検証モデル (HDL Coder)を参照してください。

最適化

以下の HDL Coder の最適化を使用して、速度、面積、I/O を最適化できます。

面積の最適化

最適化	説明
リソース共有 (HDL Coder)	リソース共有とは、HDL Coder で行われる面積の最適化の 1 つです。機能的に等価な複数のリソースが特定され、単一のリソースに置き換えられます。
ストリーミング (HDL Coder)	ストリーミングとは、HDL Coder で行われる面積の最適化の 1 つです。ベクトル データ パスがスカラー データ パス、またはより小さいサイズの複数のベクトル データ パスに変換されます。

速度の最適化

最適化	説明
分散型パイプラインの設定の指定 (HDL Coder)	分散型パイプライン方式、つまりレジスタのリタイミングとは、設計の既存の遅延を移動して、機能的動作を維持しながらクリティカル パスを低減する速度の最適化です。
クロックレート パイプライン (HDL Coder)	クロックレート パイプラインは、他の速度と面積の最適化でクロック レートでのレイテンシを導入できるようにする最適化フレームワークです。
適応パイプライン設定の指定 (HDL Coder)	適応パイプライン最適化では、設計内のブロックにパイプライン レジスタを挿入して、ブロックとレジスタのパターンまたは組み合わせを作成することにより、達成可能なクロック周波数を高め、FPGA ボード上の使用面積を削減できます。
クリティカル パスの推定 (HDL Coder)	クリティカル パスの可能性が最も高いパスを設計内で簡単に特定するには、クリティカル パスの推定を使用します。クリティカル パスの推定は、クリティカル パスを検出する反復的プロセスを高速化します。クリティカル パスの推定で特徴付けられるブロックについては、特徴付けられるブロック (HDL Coder)を参照してください。

PLC コード生成
Simulink® PLC Coder™ を使用して構造化テキスト コードを生成します。

固定小数点の変換
Fixed-Point Designer™ を使用して固定小数点システムの設計とシミュレーションを行います。

バージョン履歴

R2006a より前に導入

R2026b: ネイティブ浮動小数点および最適化を使用する場合の HDL コードの生成

half、single、double などのネイティブ浮動小数点データ型を使用する場合に、Compare To Constant ブロックの合成可能な HDL コードを生成できるようになりました。

ブロック用に最適化された HDL コードを生成するために、分散型パイプライン、階層のフラット化、遅延の均衡化などのさまざまな HDL 最適化を使用することもできます。

R2026a: ブロックとブロック出力信号の合成属性の指定

[SynthesisAttributes] HDL ブロック プロパティを使用して、ブロックとその出力信号の合成属性を指定します。HDL Coder は、生成される HDL コードにこれらの属性を含めます。

参考

Compare To Zero | Logical Operator | Combinatorial Logic