Main Content

カスタム ハードウェア プラットフォームの作成

生成された IP コアを、カスタムのボードおよびリファレンス設計を定義することにより、ターゲット SoC デバイス、Speedgoat® I/O モジュール、またはスタンドアロン FPGA ボードに統合する

HDL Coder™ は、限られた数の既存のターゲット ハードウェアをサポートしています。ラピッド プロトタイピングには既存のボードで機能しますが、量産には通常、カスタム プラットフォームが必要となります。カスタム プラットフォームを作成し、Xilinx® Vivado® IP インテグレーターまたは Intel® Qsys を含むスタンドアロン FPGA ボードまたは SoC プラットフォームに IP コアを統合します。

MATLAB® で独自のカスタム リファレンス設計を作成し、HDL Coder を使用して IP コアをリファレンス設計に統合できます。

ワークフローの詳細については、Targeting FPGA & SoC Hardware Overviewを参照してください。

Create a custom hardware platform workflow

クラス

hdlcoder.BoardSoC カスタム ボードを記述するボード登録オブジェクト
hdlcoder.ReferenceDesignSoC リファレンス設計を記述するリファレンス設計登録オブジェクト

関数

すべて展開する

addCustomEDKDesignXilinx EDK MHS プロジェクト ファイルの指定
addCustomQsysDesignAltera Qsys プロジェクト ファイルの指定
addCustomVivadoDesignXilinx Vivado のエクスポートしたブロック設計 Tcl ファイルの指定
addIPRepositoryInclude IP modules from your IP repository folder in your custom reference design
addParameterAdd and define custom parameters for your reference design
validateReferenceDesignCheck property values in reference design object
validateBoardCheck property values in board object
addExternalIOInterfaceボード オブジェクトの外部 IO インターフェイスを定義
addExternalPortInterfaceDefine external port interface for board object
addInternalIOInterfaceAdd and define internal IO interface between generated IP core and existing IP cores
addAXI4MasterInterfaceAdd and define AXI4 Master interface
addAXI4SlaveInterfaceAdd and define AXI4 slave interface
addAXI4StreamInterfaceAdd AXI4-Stream interface
addAXI4StreamVideoInterfaceAdd AXI4-Stream Video interface
addClockInterfaceAdd clock and reset interface
CallbackCustomProgrammingMethodワークフロー アドバイザーの [ターゲット デバイスをプログラム] タスクで実行されるカスタム コールバック関数の関数ハンドル
CustomizeReferenceDesignFcnFunction handle for callback function that gets executed before Set Target Interface task in the HDL Workflow Advisor
EmbeddedCoderSupportPackageEmbedded Coder サポート パッケージを使用するかどうかの指定
PostBuildBitstreamFcnHDL ワークフロー アドバイザーで [FPGA ビットストリームのビルド] タスクの後に実行されるコールバック関数の関数ハンドル
PostCreateProjectFcnFunction handle for callback function that gets executed after Create Project task in the HDL Workflow Advisor
PostSWInterfaceFcnFunction handle for custom callback function that gets executed after Generate Software Interface task in the HDL Workflow Advisor
PostTargetInterfaceFcnFunction handle for callback function that gets executed after Set Target Interface task in the HDL Workflow Advisor
PostTargetReferenceDesignFcnFunction handle for callback function that gets executed after Set Target Reference Design task in the HDL Workflow Advisor
addDeviceTreeAdd device tree for board object
addDeviceTreeIncludeDirectorySpecify the path of an include file to compile the device tree against
addDeviceTreeAdd device tree for reference design object
addDeviceTreeIncludeDirectorySpecify the path of an include file to compile the device tree against
socExportReferenceDesignExport custom reference design for HDL Workflow Advisor

トピック

ボードとリファレンス設計

特定のハードウェア プラットフォーム

トラブルシューティング

IP コアの生成ワークフローと Simulink Real-Time FPGA I/O ワークフローでのタイミング エラーの解決

Vivado ベースのボードでの IP コアの生成ワークフローまたは Simulink Real-Time FPGA I/O ワークフローの [FPGA ビットストリームのビルド] ステップにおけるタイミング エラーを解決します。