カスタムハードウェアプラットフォームの作成

生成された IP コアを、カスタムのボードおよびリファレンス設計を定義することにより、ターゲット SoC デバイス、Speedgoat^® I/O モジュール、またはスタンドアロン FPGA ボードに統合する

HDL Coder™ は、限られた数の既存のターゲットハードウェアをサポートしています。ラピッドプロトタイピングには既存のボードで機能しますが、量産には通常、カスタムプラットフォームが必要となります。カスタムプラットフォームを作成し、Xilinx^® Vivado^® IP インテグレーターまたは Intel^® Qsys を含むスタンドアロン FPGA ボードまたは SoC プラットフォームに IP コアを統合します。

MATLAB^® で独自のカスタムリファレンス設計を作成し、HDL Coder を使用して IP コアをリファレンス設計に統合できます。

ワークフローの詳細については、FPGA および SoC ハードウェアをターゲットにする方法の概要を参照してください。

Create a custom hardware platform workflow

クラス

`hdlcoder.Board`	SoC カスタムボードを記述するボード登録オブジェクト
`hdlcoder.ReferenceDesign`	SoC リファレンス設計を記述するリファレンス設計登録オブジェクト

関数

すべて展開する

ボードとリファレンス設計

`addCustomEDKDesign`	Xilinx EDK MHS プロジェクトファイルの指定
`addCustomQsysDesign`	Altera Qsys プロジェクトファイルの指定
`addCustomVivadoDesign`	Xilinx Vivado のエクスポートしたブロック設計 Tcl ファイルの指定
`addCustomLiberoDesign`	Microchip Libero SoC のエクスポートしたブロック設計 Tcl ファイルを指定する (R2022b 以降)
`addIPRepository`	Include IP modules from your IP repository folder in your custom reference design
`addParameter`	リファレンス設計のカスタムパラメーターを追加して定義する
`validateReferenceDesign`	リファレンス設計オブジェクトのプロパティの値をチェック
`validateBoard`	Check property values in board object

インターフェイスの追加

`addEthernetMACInterface`	Define Ethernet MAC interface for board object (R2022b 以降)
`addExternalIOInterface`	ボードオブジェクトの外部 IO インターフェイスを定義
`addExternalPortInterface`	ボードオブジェクトの外部端子インターフェイスを定義する
`addInternalIOInterface`	生成された IP コアと既存の IP コアとの間の内部 IO インターフェイスを追加して定義
`addAXI4MasterInterface`	AXI4 Master インターフェイスを追加して定義する
`addAXI4SlaveInterface`	AXI4 スレーブインターフェイスを追加して定義する
`addAXI4StreamInterface`	AXI4-Stream インターフェイスを追加する (R2020a 以降)
`addAXI4StreamVideoInterface`	Add AXI4-Stream Video interface (R2020a 以降)
`addClockInterface`	Add clock and reset interface
`addMemoryInterface`	Access memory regions on your FPGA or SoC hardware (R2023a 以降)

コールバック関数

`CallbackCustomProgrammingMethod`	ワークフローアドバイザーの [ターゲットデバイスをプログラム] タスクで実行されるカスタムコールバック関数の関数ハンドル
`CustomizeReferenceDesignFcn`	Function handle for callback function that gets executed before Set Target Interface task in the HDL Workflow Advisor (R2020a 以降)
`EmbeddedCoderSupportPackage`	Embedded Coder サポートパッケージを使用するかどうかの指定
`PostBuildBitstreamFcn`	FPGA ビットストリームのビルドタスクの実行後に実行されるコールバック関数の関数ハンドル
`PostCreateProjectFcn`	Function handle for callback function that gets executed after the create project task runs
`PostSWInterfaceFcn`	Function handle for custom callback function that gets executed after the generate software interface task runs
`PostTargetInterfaceFcn`	Function handle for callback function that gets executed after the set target interface task runs
`PostTargetReferenceDesignFcn`	Function handle for callback function that gets executed after the target reference design is set

デバイスツリーの生成

`addDeviceTree`	ボードオブジェクトのデバイスツリーを追加する (R2021b 以降)
`addDeviceTreeIncludeDirectory`	デバイスツリーをコンパイルするインクルードファイルのパスを指定する (R2021b 以降)
`addDeviceTree`	Add device tree for reference design object (R2021b 以降)
`addDeviceTreeIncludeDirectory`	デバイスツリーをコンパイルするインクルードファイルのパスを指定する (R2021b 以降)

リファレンス設計のエクスポート

socExportReferenceDesign Export custom reference design for HDL Workflow Advisor (R2020a 以降)

トピック

ボードとリファレンス設計

ボードおよびリファレンス設計の登録システム
ボードおよびリファレンス設計の定義と登録のシステム。
カスタムボードの登録
カスタム SoC ボードのインターフェイスと属性の定義ボードを定義すると、HDL ワークフローアドバイザーの IP コアの生成ワークフローを使用して、それをターゲットとすることができます。
カスタムリファレンス設計の登録
カスタム SoC リファレンス設計のインターフェイスと属性を定義します。リファレンス設計を定義し登録すると、HDL ワークフローアドバイザーの IP コアの生成ワークフローを使用して、それをターゲットとすることができます。
カスタムリファレンス設計のためのカスタムパラメーターおよびコールバック関数の定義
カスタムリファレンス設計のカスタムパラメーターおよびカスタムのコールバック関数の定義方法を学習します。
リファレンス設計のパラメーターに基づいたリファレンス設計の動的なカスタマイズ
CustomizeReferenceDesignFcn メソッドを使用して、リファレンス設計を動的にカスタマイズする方法を学習する。
カスタムリファレンス設計に対する IP リポジトリの定義と追加
IP リポジトリを作成し、カスタムリファレンス設計に対するリポジトリに IP モジュールを追加する方法を確認します。
DUT AXI4 スレーブインターフェイスにアクセスするためのリファレンス設計での複数の AXI Master インターフェイスの定義
カスタムリファレンス設計で複数の AXI Master インターフェイスを指定して HDL DUT IP AXI4 スレーブインターフェイスにアクセスする方法について説明します。
複数の AXI4-Stream および AXI4 Master インターフェイスを使用した HDL IP コアの生成
DUT 端子を複数の AXI4-Stream、AXI4-Stream Video、および AXI4 Master インターフェイスにマッピングする方法を学習する。
Dynamically Create Reference Design with Master Only or Slave Only AXI4-Stream Interface
This example illustrates how to customize the reference design dynamically by using a callback function based on the reference design parameter options. Also, this example shows how you can customize the number of AXI4-Stream interface channels in your reference design to be Only AXI4-Stream Master interface, Only AXI4-Stream Slave interface or both the interfaces.
リファレンス設計の合成を高速化するための IP キャッシュ
IP キャッシュを使用し、Out-Of-Context ワークフローを使用してリファレンス設計の合成時間を高速化します。
Generate Device Tree for IP Core
Generate device tree files that include the HDL Coder generated IP core.
Export Custom Reference Design from SoC Model (SoC Blockset)
Use the socExportReferenceDesign function to export a custom reference design from an SoC Blockset™ model.
Export Custom Reference Design (SoC Blockset)
This example shows how to export a custom reference design from an SoC model by using the Soc Blockset™ socExportReferenceDesign function. After creating the custom reference design, use the HDL Workflow Advisor tool from HDL Coder™ to integrate an IP core into the reference design.

特定のハードウェアプラットフォーム

Zynq ワークフロー用のカスタムのボードとリファレンス設計の定義
この例では、Zynq® ワークフローでカスタムのボードとリファレンス設計を定義して登録する方法を示します。
MathWorks Buildroot を使用したカスタム Zynq ボードに対する Xilinx Zynq Linux イメージの作成
この例では、MathWorks® Buildroot システムを使用して、Zynq® ワークフロー内で Linux® オペレーティングシステムが搭載された Zynq® カスタムボードを開始するための Zynq® Linux® イメージを作成する方法を説明します。
Intel SoC ワークフロー用のカスタムのボードとリファレンス設計の定義
この例では、HDL Coder™ Intel® SoC ワークフローでカスタムのボードとリファレンス設計を定義して登録する方法を示します。
Define Custom Board and Reference Design for Microchip Workflow
This example shows how to define and register a custom board and reference design for a blinking LED model in the Microchip workflow of the HDL Workflow Advisor. You use a SmartFusion2® board, but you can define and register a custom board or a custom reference design for other Microchip platforms.
Define Custom Board and Reference Design for Microchip Pure FPGA Platforms
This example shows how to define and register a Pure FPGA boards and reference design for a LED blinking model in the IP Core Generation workflow of the HDL Workflow Advisor. You use a Microchip PolarFire® board, but you can define and register a custom board or a custom reference design for other Microchip platforms.
Zynq ボードのオーディオシステム用のリファレンス設計のオーサリング
この例では、Zynq® ボードでオーディオアルゴリズムを実行してオーディオ入出力にアクセスするリファレンス設計を作成する方法を示します。
ZYBO ボードのオーディオシステム用のリファレンス設計のオーサリング
この例では、ZYBO™ Z7-10 ボードでオーディオアルゴリズムを実行してオーディオ入出力にアクセスするリファレンス設計を作成する方法を示します。
Intel ボードのオーディオシステム用のリファレンス設計のオーサリング
この例では、Intel® Arrrow® SoC ボードでオーディオアルゴリズムを実行してオーディオ入出力にアクセスするリファレンス設計を作成する方法を示します。