Main Content

カスタム ハードウェア プラットフォームの作成

生成された IP コアを、カスタムのボードおよびリファレンス設計を定義することにより、ターゲット SoC デバイス、Speedgoat® I/O モジュール、またはスタンドアロン FPGA ボードに統合する

HDL Coder™ は、限られた数の既存のターゲット ハードウェアをサポートしています。ラピッド プロトタイピングには既存のボードで機能しますが、量産には通常、カスタム プラットフォームが必要となります。カスタム プラットフォームを作成し、Xilinx® Vivado® IP インテグレーターまたは Intel® Qsys を含むスタンドアロン FPGA ボードまたは SoC プラットフォームに IP コアを統合します。

MATLAB® で独自のカスタム リファレンス設計を作成し、HDL Coder を使用して IP コアをリファレンス設計に統合できます。

ワークフローの詳細については、FPGA および SoC ハードウェアをターゲットにする方法の概要を参照してください。

Create a custom hardware platform workflow

クラス

hdlcoder.BoardSoC カスタム ボードを記述するボード登録オブジェクト
hdlcoder.ReferenceDesignSoC リファレンス設計を記述するリファレンス設計登録オブジェクト

関数

すべて展開する

addCustomEDKDesignXilinx EDK MHS プロジェクト ファイルの指定
addCustomQsysDesignAltera Qsys プロジェクト ファイルの指定
addCustomVivadoDesignXilinx Vivado のエクスポートしたブロック設計 Tcl ファイルの指定
addCustomLiberoDesignMicrochip Libero SoC のエクスポートしたブロック設計 Tcl ファイルを指定する (R2022b 以降)
addIPRepositoryInclude IP modules from your IP repository folder in your custom reference design
addParameterリファレンス設計のカスタム パラメーターを追加して定義する
validateReferenceDesignリファレンス設計オブジェクトのプロパティの値をチェック
validateBoardCheck property values in board object
addEthernetMACInterface Define Ethernet MAC interface for board object (R2022b 以降)
addExternalIOInterfaceボード オブジェクトの外部 IO インターフェイスを定義
addExternalPortInterfaceボード オブジェクトの外部端子インターフェイスを定義する
addInternalIOInterface生成された IP コアと既存の IP コアとの間の内部 IO インターフェイスを追加して定義
addAXI4MasterInterfaceAXI4 Master インターフェイスを追加して定義する
addAXI4SlaveInterfaceAXI4 スレーブ インターフェイスを追加して定義する
addAXI4StreamInterfaceAXI4-Stream インターフェイスを追加する (R2020a 以降)
addAXI4StreamVideoInterfaceAdd AXI4-Stream Video interface (R2020a 以降)
addClockInterfaceAdd clock and reset interface
addMemoryInterfaceAccess memory regions on your FPGA or SoC hardware (R2023a 以降)
CallbackCustomProgrammingMethodワークフロー アドバイザーの [ターゲット デバイスをプログラム] タスクで実行されるカスタム コールバック関数の関数ハンドル
CustomizeReferenceDesignFcnFunction handle for callback function that gets executed before Set Target Interface task in the HDL Workflow Advisor (R2020a 以降)
EmbeddedCoderSupportPackageEmbedded Coder サポート パッケージを使用するかどうかの指定
PostBuildBitstreamFcnHDL ワークフロー アドバイザーで [FPGA ビットストリームのビルド] タスクの後に実行されるコールバック関数の関数ハンドル
PostCreateProjectFcnFunction handle for callback function that gets executed after Create Project task in the HDL Workflow Advisor
PostSWInterfaceFcnFunction handle for custom callback function that gets executed after Generate Software Interface task in the HDL Workflow Advisor
PostTargetInterfaceFcnFunction handle for callback function that gets executed after Set Target Interface task in the HDL Workflow Advisor
PostTargetReferenceDesignFcnFunction handle for callback function that gets executed after Set Target Reference Design task in the HDL Workflow Advisor
addDeviceTreeボード オブジェクトのデバイス ツリーを追加する (R2021b 以降)
addDeviceTreeIncludeDirectoryデバイス ツリーをコンパイルするインクルード ファイルのパスを指定する (R2021b 以降)
addDeviceTreeAdd device tree for reference design object (R2021b 以降)
addDeviceTreeIncludeDirectoryデバイス ツリーをコンパイルするインクルード ファイルのパスを指定する (R2021b 以降)
socExportReferenceDesignExport custom reference design for HDL Workflow Advisor (R2020a 以降)

トピック

ボードとリファレンス設計

特定のハードウェア プラットフォーム

トラブルシューティング

IP コアの生成ワークフローと Simulink Real-Time FPGA I/O ワークフローでのタイミング エラーの解決

Vivado ベースのボードでの IP コアの生成ワークフローまたは Simulink Real-Time FPGA I/O ワークフローの [FPGA ビットストリームのビルド] ステップにおけるタイミング エラーを解決します。