Main Content

IP コアの実行と検証

ターゲット FPGA デバイス上に生成された IP コアのプロトタイプ作成、シミュレーション、および検証

IP コア設計から生成されたビットストリームをターゲット FPGA デバイス上で実行、検証します。入力は、デバイスの FPGA 部分に生成されたビットストリームです。出力は、ターゲット FPGA で実行している、シミュレートおよび検証した設計です。ワークフローの詳細については、Targeting FPGA & SoC Hardware Overviewを参照してください。

Run and Verify IP Core on Target Hardware Workflow

オブジェクト

すべて展開する

fpgaMATLAB からターゲットの FPGA または SoC デバイスへのアクセス
hdlcoder.DUTPortDUT port from an HDL Coder generated IP core, saved as an object array
xilinxsocConnection to processor on Xilinx SoC board
intelsocConnection to processor on Intel SoC board

関数

すべて展開する

addAXI4SlaveInterfaceWrite data to IP core or read data from IP core using AXI4 or AXI4-Lite interface
addAXI4StreamInterfaceWrite data to IP core or read data from IP core using AXI4-Stream interface
mapPortMaps a DUT port to specified AXI4 interface in HDL IP core
writePortWrite data to a DUT port from MATLAB
readPortReads output data and returns it with the port data type and dimension
releasefpga オブジェクトに関連付けられているハードウェア リソースの解放
systemRun command in Linux shell on SoC board
getFileTransfer file from SoC board to host computer
putFileTransfer file from host computer to SoC board
deleteFileDelete file on SoC board
dirList directory contents on SoC board
programFPGAProgram FPGA and set corresponding device tree from processor on SoC board

トピック